Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN105990144B
一种半导体器件及其制作方法、电子装置
Grant
Publication/Patent Number: CN105990144B Publication Date: 2021-04-13 Application Number: 201510057350.6 Filing Date: 2015-02-04 Inventor: 刘金华   Assignee: 国际集成电路制造上海有限公司   IPC: H01L21/336 Abstract: 本发明提供一种半导体器件制作方法,该方法包括:步骤a:提供半导体衬底;步骤b:在所述半导体衬底上形成具有开口的绝缘层以及位于所述开口中的硅层,在所述开口区域以及所述开口区域下方的半导体衬底表层形成重掺杂区;步骤c:在所述绝缘层上形成沟道区域、栅极氧化层和栅极;步骤d:在所述栅极两侧形成源区和漏区;其中,所述源区和漏区与沟道区域形成肖特基接触。通过本发明的半导体器件制作方法,可改善器件的自热效应、漏致势垒降低效应和亚阈特性。
2
CN105984836B
一种MEMS器件及其制作方法
Grant
Publication/Patent Number: CN105984836B Publication Date: 2021-02-26 Application Number: 201510084495.5 Filing Date: 2015-02-16 Inventor: 郑超   李卫刚   Assignee: 国际集成电路制造上海有限公司   IPC: B81C1/00 Abstract: 本发明提供一种MEMS器件及其制作方法,所述方法包括:提供MEMS晶圆,在所述MEMS晶圆的正面形成有图案化的器件层;在所述MEMS晶圆正面形成具有开口的缓冲层,其中,所述缓冲层的厚度大于所述图案化的器件层的厚度,所述开口暴露所述图案化的器件层;在所述缓冲层上形成保护层,其中所述保护层的底部与所述图案化的器件层的顶部不接触;反转所述MEMS晶圆,执行背面工艺。根据本发明的制作方法,由于作为保护层的胶带的粘性面不与图案化的器件层接触,在去除所述胶带的过程中不会对所述图案化的器件层造成影响,改善了MEMS器件在去除胶带(Detape)工艺中产生损伤的现象,保护了器件,提高了所述MEMS器件的性能和良率。
3
CN105845615B
一种半导体器件的制造方法和电子装置
Grant Assignment
Publication/Patent Number: CN105845615B Publication Date: 2021-04-06 Application Number: 201510019317.4 Filing Date: 2015-01-14 Inventor: 黄河   李海艇   朱继光   克里夫·德劳利   Assignee: 国际集成电路制造上海有限公司   中芯集成电路(宁波)有限公司   IPC: H01L21/762 Abstract: 本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:提供第一衬底;在第一衬底的第一表面一侧形成晶体管的源极、漏极和栅极,形成覆盖第一表面的第一介电盖帽层以及位于第一介电盖帽层上的互连结构;提供承载衬底,将所述第一衬底的形成有所述第一介电盖帽层的一侧与所述承载衬底相接合;从所述第一衬底的与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度。该方法由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤,因而可以用普通的体硅衬底而非薄膜绝缘体上硅衬底作为第一衬底,从而可以降低成本。本发明的电子装置,包括采用该方法制造的半导体器件,因而同样具有上述优点。
4
CN105845544B
一种半导体器件的制造方法和电子装置
Grant Assignment
Publication/Patent Number: CN105845544B Publication Date: 2021-02-19 Application Number: 201510018692.7 Filing Date: 2015-01-14 Inventor: 黄河   李海艇   朱继光   克里夫·德劳利   Assignee: 国际集成电路制造上海有限公司   中芯集成电路(宁波)有限公司   IPC: H01L21/02 Abstract: 本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:提供第一衬底;在第一衬底的第一表面一侧形成至少一个晶体管,形成覆盖所述第一表面的第一介电盖帽层以及位于所述第一介电盖帽层上的互连结构;提供承载衬底,将所述第一衬底的形成有所述第一介电盖帽层的一侧与所述承载衬底相接合;从所述第一衬底的与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度。该方法由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤,因而可以用普通的体硅衬底而非薄膜绝缘体上硅衬底作为第一衬底,从而可以降低成本。本发明的电子装置,包括采用该方法制造的半导体器件,因而同样具有上述优点。
5
CN112185811A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112185811A Publication Date: 2021-01-05 Application Number: 201910600084.5 Filing Date: 2019-07-04 Inventor: 纪世良   李锦锦   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/308 Abstract: 一种半导体结构及其形成方法,其中方法包括:提供待刻蚀层,待刻蚀层上具有第一牺牲层,第一牺牲层内具有第一开口和第二开口;在第一牺牲层顶部表面、第一开口内、以及第二开口内形成第一侧墙材料层;在第一侧墙材料层表面形成第二侧墙材料层,以在第二开口内形成第三开口;采用第一干法刻蚀工艺刻蚀第二侧墙材料层,直至暴露出第二开口底部和侧壁表面的第一侧墙材料层为止,并在第一开口内的第一侧墙材料层表面形成过渡层;以过渡层为掩膜,采用第二干法刻蚀工艺刻蚀第二开口底部暴露出的第一侧墙材料层,在第二开口侧壁表面形成第二侧墙;形成第二侧墙之后,去除过渡层以及第一牺牲层。所述方法形成的半导体结构的性能较好。
6
CN109817579B
一种半导体器件的制造方法
Grant
Publication/Patent Number: CN109817579B Publication Date: 2021-01-22 Application Number: 201711159947.7 Filing Date: 2017-11-20 Inventor: 张立群   陈荣堂   王志玮   徐宽   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/8234 Abstract: 本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底中的源漏区形成有沟槽;由表征所述所述沟槽纵向尺寸的纵向参数和表征所述沟槽横向尺寸的横向参数拟合出新的参数,所述新的参数与所述半导体器件的ISAT之间具有相关性;向所述沟槽内填充应力层,在所述填充的步骤中,根据所述新的参数控制所述应力层的过填充高度。本发明提供的半导体器件的制造方法,通过控制应力层的过填充高度而补偿了应力层的纵向尺寸和横向尺寸对半导体器件的影响,从而提高了半导体器件的一致性。
7
CN107093564B
一种全纵深高分辨在线实时气泡监控装置及监控方法
Grant
Publication/Patent Number: CN107093564B Publication Date: 2021-01-26 Application Number: 201610091925.0 Filing Date: 2016-02-18 Inventor: 刘喜亮   何伟明   伍强   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/66 Abstract: 本发明涉及一种全纵深高分辨在线实时气泡监控装置及监控方法。所述监控方法包括:选用成像镜头对流动有聚合材料的管路进行往返扫描并成像,以对所述管路中的气泡进行实时监控;其中,所述扫描沿所述管路的径向方向并且振幅为所述管路的直径;在所述往返扫描过程中控制所述成像镜头的移动速度,以避免对同一气泡或聚合材料区域重复扫描。本发明提出一种全纵深高分辨在线实时气泡监控方法,该方法通过高分辨透镜组在沿垂直光阻管路方向做扫描动作,可以有效实现对光阻管路做高分辨全纵深成像,做到及时准确地监测光阻管路气泡状况,结合气泡报警系统可以有效的防止由于气泡导致的产品缺陷,提高光刻工艺量率。
8
CN107306133B
一种分频器及频率合成器
Grant
Publication/Patent Number: CN107306133B Publication Date: 2021-01-26 Application Number: 201610240684.1 Filing Date: 2016-04-18 Inventor: 薛盘斗   冯光涛   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H03L7/18 Abstract: 本发明提供一种分频器及频率合成器,包括:第一触发器、第二触发器和反相器,其中,第一触发器的输出端连接第二触发器的输入端和反相器的输出端,第二触发器的输出端连接反相器的输入端和第一触发器的输入端,反相器的控制端连接控制信号,在第一触发器和电源电压之间设置控制模块,控制模块连接控制信号,控制模块用于控制第一触发器和电源电压之间的连接和断开,控制信号为第一模式信号时,只有第二触发器工作,实现N分频,控制信号为第二模式信号,且第二触发器的输出信号为第二模式信号时,实现N+1分频。本发明的分频器去除了或门结构,通过控制逻辑使输出信号高电平延长一个时钟周期,实现2分频到3分频的转换,降低了分频器的功耗。
9
CN108933132B
半导体器件及其形成方法
Grant
Publication/Patent Number: CN108933132B Publication Date: 2021-02-02 Application Number: 201710372635.8 Filing Date: 2017-05-24 Inventor: 张城龙   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L27/06 Abstract: 一种半导体器件及其形成方法,方法包括:提供基底,基底上具有栅极结构、第一保护层和第一介质层,第一保护层位于栅极结构的顶部表面,第一介质层覆盖栅极结构侧壁和第一保护层侧壁且暴露出第一保护层的顶部表面;在部分第一介质层上形成电阻结构,所述电阻结构包括停止层和位于停止层顶部表面的电阻核心层;在电阻结构和第一介质层上和第一保护层表面形成第二介质层;采用第一刻蚀工艺刻蚀第一保护层上的第二介质层、电阻核心层以及电阻核心层上的第二介质层直至暴露出第一保护层和停止层,形成第一栅极通孔和第一开口,第一栅极通孔位于第一保护层上的第二介质层中,第一开口贯穿电阻核心层和第二介质层。所述方法使半导体器件的性能提高。
10
CN107294513B
晶体振荡器电路
Grant
Publication/Patent Number: CN107294513B Publication Date: 2021-02-02 Application Number: 201610192695.7 Filing Date: 2016-03-30 Inventor: 冯二媛   苏振江   郭振业   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H03K3/351 Abstract: 一种晶体振荡器电路,包括:晶振起振电路,所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号;放大电路,所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号,所述放大电路的输出端连接所述晶振起振电路的第一输出端;波形转换电路,适于将所述第二振荡信号转换为第一矩形波信号。本发明晶体振荡器电路的占空比连续可调,可以更好地满足数字电路中对时钟源输出的矩形波信号的需求。
11
CN110034097B
半导体结构及其形成方法
Grant
Publication/Patent Number: CN110034097B Publication Date: 2021-02-02 Application Number: 201810029725.1 Filing Date: 2018-01-12 Inventor: 舒强   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L23/544 Abstract: 一种半导体结构及其形成方法,方法包括:在器件区形成第一器件结构和第二器件结构,并在所述标记区形成标记结构,所述标记结构具有第一旋转中心,所述标记结构包括多个标记部,所述标记部包括第一支部和第二支部,所述第一支部用于标记第一器件,结构所述第二支部用于标记第二器件结构;在所述器件区上形成图形化的第一图形层,并在所述标记区形成测试标记。所述形成方法能够改善所形成半导体结构的性能。
12
CN112241102A
光学临近修正、光掩模版制作及图形化方法
Substantial Examination
Publication/Patent Number: CN112241102A Publication Date: 2021-01-19 Application Number: 201910655742.0 Filing Date: 2019-07-19 Inventor: 杜杳隽   李亮   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: G03F1/36 Abstract: 一种光学临近修正、光掩模版制作及图形化方法,其中光学临近修正方法包括:提供目标图形;增大目标图形的边长,形成初始图形;对初始图形进行修正,获得对应的第一修正图形;形成辅助图形,辅助图形包围第一修正图形;将第一修正图形和辅助图形进行差异因子比较;如果差异因子的值大于预定阈值,增大所第一修正图形对应的目标图形的面积,形成修正目标图形;对第一修正图形进行过程修正,获取对应的过程修正图形;重复上述进行差异因子比较的步骤,直至修正满足的预定次数;对形成的第一修正图形和过程修正图形进行最终修正,获取修正图形。本发明保证光刻图形转移到晶圆上的准确性,保证形成的半导体器件能够达到设计的尺寸要求。
13
CN107818801B
灵敏放大器电路和存储器
Grant
Publication/Patent Number: CN107818801B Publication Date: 2021-02-05 Application Number: 201610824571.6 Filing Date: 2016-09-14 Inventor: 柯蕾   李智   刘晓庆   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: G11C7/06 Abstract: 本发明提供一种灵敏放大器电路和存储器,所述灵敏放大器电路包括用于所述灵敏放大器电路中的交叉耦合反相器的预充电电路模块,所述预充电电路模块包括四个预充电晶体管,所述交叉耦合反相器经由所述四个预充电晶体管和一对传输晶体管连接到一对位线信号。本发明所提供的灵敏放大器电路和存储器采用传输晶体管和预充电晶体管连接位线信号和交叉耦合反相器,能够更快速开始进行放大操作,提高读裕量。
14
CN108962875B
介质阻挡层及其制造方法、互连结构及其制造方法
Grant
Publication/Patent Number: CN108962875B Publication Date: 2021-01-29 Application Number: 201710392032.4 Filing Date: 2017-05-27 Inventor: 邓浩   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L23/538 Abstract: 本发明提供一种介质阻挡层及其制造方法、互连结构及其制造方法,所述介质阻挡层包括依次层叠的未掺杂的第一金属化合物层、掺杂的第二金属化合物层和未掺杂的第三金属化合物层,能够提供更好的粘附性和互连金属扩散阻挡能力,获得较低的线电阻和良好的电迁移性能。利用原子层沉积形成未掺杂的第一金属化合物层,并采用物理气相沉积形成所述未掺杂的第三金属化合物层,从而提供更好的覆盖性能和粘附力,降低对覆盖表面的损伤,同时为后续刻蚀工艺提供更好地刻蚀停止层效果。在掺杂的第二金属化合物层和未掺杂的第三金属化合物层之间增加一含有键合物质的粘附层,可以在后续经历退火后,大大增强粘附性。
15
CN110085555B
半导体结构及其形成方法
Grant
Publication/Patent Number: CN110085555B Publication Date: 2021-02-02 Application Number: 201810073395.6 Filing Date: 2018-01-25 Inventor: 张焕云   吴健   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路新技术研发(上海)有限公司   IPC: H01L21/8238 Abstract: 一种半导体结构及其形成方法,其中形成方法包括:提供基底,基底包括第一区和第二区,第一区基底上具有第一伪栅极层,第二区基底上具有第二伪栅极层,第一伪栅极层和第二伪栅极层顶部均具有初始掩膜层;在基底上、第一伪栅极层和第二伪栅极层侧壁、以及初始掩膜层侧壁和顶部形成第一介质膜,且第一区第一介质膜密度小于第二区第一介质膜密度;采用第一平坦化工艺去除部分第一介质膜和第一区初始掩膜层,直暴露出第二区初始掩膜层,在第一伪栅极层顶部形成第一掩膜层;在第一介质膜和第一掩膜层上形成第二介质层;以第二介质层为掩膜,采用第一刻蚀工艺减薄部分第二初始掩膜层,形成第二掩膜层。所形成的器件性能较好。
16
CN109994429B
半导体器件及其形成方法
Grant
Publication/Patent Number: CN109994429B Publication Date: 2021-02-02 Application Number: 201711486021.9 Filing Date: 2017-12-29 Inventor: 王智东   张城龙   涂武涛   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路新技术研发(上海)有限公司   IPC: H01L21/8234 Abstract: 一种半导体器件及其形成方法,方法包括:在第一沟槽中形成第一栅介质层和位于第一栅介质层上的第一栅电极;在第二沟槽中形成第二栅介质层和位于第二栅介质层上的第二栅电极;刻蚀第一沟槽侧壁的部分第一栅介质层,在第一栅电极和第一介质层之间形成第一凹陷;刻蚀第二沟槽侧壁的部分第二栅介质层,在第二栅电极和第一介质层之间形成第二凹陷;形成第一保护层和第二保护层,第一保护层位于第一凹陷中,第二保护层位于第二凹陷中;以第一栅电极和第二栅电极为停止层,对第一介质层的表面、以及第一保护层和第二保护层的顶部表面进行修整研磨。所述方法提高了半导体器件的性能。
17
CN109309053B
半导体器件及形成方法
Grant
Publication/Patent Number: CN109309053B Publication Date: 2021-02-12 Application Number: 201710616258.8 Filing Date: 2017-07-26 Inventor: 周飞   Assignee: 中芯国际集成电路制造(天津)有限公司   国际集成电路制造上海有限公司   IPC: H01L21/8238 Abstract: 本发明提供了一种半导体结构的形成方法,包括:提供基底,基底上形成有栅极结构,栅极结构两侧的基底中形成有源漏掺杂区,栅极结构露出的基底上形成有第一介质层;在基底和第一介质层上沉积一金属层,并退火,然后去除金属层;在第一介质层顶部以及栅极结构顶部上形成第二介质层;形成贯穿第一介质层和第二介质层的第一通孔,第一通孔底部露出源漏掺杂区;形成贯穿第二介质层的第二通孔,第二通孔底部露出栅极结构顶部;在第一通孔中形成与源漏掺杂区电连接的第一接触孔插塞;在第二通孔中形成与栅极结构电连接的第二接触孔插塞。根据本发明形成的半导体结构的电学性能得到了提高。
18
CN112349323A
SRAM电路
Substantial Examination
Publication/Patent Number: CN112349323A Publication Date: 2021-02-09 Application Number: 201910722100.8 Filing Date: 2019-08-06 Inventor: 张欢   Assignee: 国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: G11C11/412 Abstract: 一种SRAM电路,所述SRAM电路包括:读单元以及写单元,其中:所述读单元,与所述写单元连接,包括至少一个负电容晶体管,适于读数据;所述写单元,与所述读单元连接,包括至少一个负电容晶体管,适于写数据;其中,所述读单元的至少一个负电容晶体管和所述写单元的至少一个负电容晶体管在SRAM电路中不对称设置。采用上述方案,可以提高SRAM的读写能力。
19
CN112309461A
SRAM存储结构、存储器及控制方法
Substantial Examination
Publication/Patent Number: CN112309461A Publication Date: 2021-02-02 Application Number: 201910672677.2 Filing Date: 2019-07-24 Inventor: 方佳斌   王颖倩   张欢   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: G11C11/417 Abstract: 一种SRAM存储结构、存储器及控制方法,所述SRAM存储结构包括:第一反相器和第二反相器,所述第一反相器的输入端为所述存储结构的第一存储节点,所述第二反相器的输入端为所述存储结构的第二存储节点;控制单元,用于在所述第一存储节点写入高电位时控制所述第一存储节点与所述第二反相器隔离,在所述第二存储节点写入高电位时控制所述第二存储节点与所述第一反相器隔离,避免了存储节点在写入高电位时,被对应的反相器制约,从而提高了器件的写噪声容限。
20
CN112310198A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112310198A Publication Date: 2021-02-02 Application Number: 201910701237.5 Filing Date: 2019-07-31 Inventor: 周飞   Assignee: 国际集成电路制造上海有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L29/423 Abstract: 一种半导体结构及其形成方法,形成方法包括:提供基底,基底包括衬底、位于衬底上的源掺杂层以及位于源掺杂层上的层间介质层;刻蚀层间介质层,形成通孔;在通孔的侧壁上形成牺牲层;在牺牲层之间的源掺杂层上形成半导体柱;在半导体柱顶部形成漏掺杂区;形成漏掺杂区后,去除牺牲层,形成第一开口;在第一开口中形成栅极结构,栅极结构包围半导体柱的部分侧壁且露出漏掺杂区。本发明实施例通孔的直径大于后续形成的半导体柱的直径,通孔侧壁与衬底法线之间的夹角较小,从而半导体柱侧壁与衬底的法线夹角较小,也就是说,半导体柱顶端的尺寸与半导体柱底端的尺寸相差较小,有利于提高半导体结构的电学性能。
Total 500 pages