Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112349681A
具有气隙介电质的半导体结构及其制备方法
Substantial Examination
Publication/Patent Number: CN112349681A Publication Date: 2021-02-09 Application Number: 202010559676.X Filing Date: 2020-06-18 Inventor: 赖俊吉   Assignee: 南亚科技股份有限公司   IPC: H01L23/528 Abstract: 本公开提供一种具有气隙介电质的半导体结构及其制备方法。该半导体结构包括一基层、多个条导线、多个介电柱、以及具有多个密封盖的一密封层。所述多个导线位于该基层上。所述多个介电柱位于该基层上,且与所述多个导线分离。所述多个密封盖位于所述多个导线和所述多个介电柱之间,其中所述多个密封盖与所述多个导线和所述多个介电柱接触,并且与该基层分离。
2
CN112309960A
具有空气间隔的半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112309960A Publication Date: 2021-02-02 Application Number: 202010419913.2 Filing Date: 2020-05-18 Inventor: 叶焕勇   Assignee: 南亚科技股份有限公司   IPC: H01L21/768 Abstract: 本公开提供一种半导体元件及其制备方法,更具体地涉及一种具有空气间隔的半导体元件及其制造方法。该制备方法包括在一基底上方形成一第一导电结构;在该第一导电结构上方形成一介电结构;将该第一导电结构的一侧壁部分转变成一第一介电部分;移除该第一介电部分以使该第一届殿结构的一宽度大于该第一导电结构的一余留部分的一宽度;以及形成覆盖该第一介电结构的多个侧壁的一层间介电层,以使一第一空间间隔形成在该层间介电层与该第一导电结构的该余留部分之间。
3
CN112289772A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112289772A Publication Date: 2021-01-29 Application Number: 202010311207.6 Filing Date: 2020-04-20 Inventor: 黄则尧   施信益   Assignee: 南亚科技股份有限公司   IPC: H01L23/528 Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体基底、分开地位在该半导体基底上方的多个第一组导电部件、分别地相对应位在相邻对的所述第一组导电部件之间的多个第一组支撑柱体,以及分别地对应位在邻近该多个第一组支撑柱体的多个空间。
4
CN112310081A
半导体存储器结构及其制备方法
Substantial Examination
Publication/Patent Number: CN112310081A Publication Date: 2021-02-02 Application Number: 202010434995.8 Filing Date: 2020-05-21 Inventor: 范政祥   Assignee: 南亚科技股份有限公司   IPC: H01L27/108 Abstract: 本公开提供一种半导体存储器结构及其制备方法。该半导体存储器结构具有一基底、一栅极结构、一漏极应力源以及一源极应力源。该栅极结构设置在该基底中。该源极应力源与该漏极应力源均具有一应变部,该应变部设置在该基底中。
5
CN109767977B
半导体结构及其制造方法
Grant
Publication/Patent Number: CN109767977B Publication Date: 2021-03-26 Application Number: 201810014025.5 Filing Date: 2018-01-08 Inventor: 施信益   Assignee: 南亚科技股份有限公司   IPC: H01L21/027 Abstract: 本公开提供一种半导体结构及其制造方法,该制造方法包含以下步骤:提供具有一第一区与一第二区定义于其上的一基板,形成一第一掩模结构于该基板上方,形成多个第一构件于该第一区的第一掩模结构中,形成一第二掩模结构于该第一掩模结构上方,同时形成多个第二构件于该第二区中的该第二掩模结构中与多个第三构件于该第一区中的该第二掩模结构中,以及将所述多个第二构件与所述多个第三构件转移至该第一掩模结构,以同时形成多个岛构件于该第一区中及多个线构件于该第二区中。该制造方法可在该第一区中形成复杂且精细的岛构件,且同时在第二区中形成细线构件因此缩短工艺期间。
6
CN112447720A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112447720A Publication Date: 2021-03-05 Application Number: 202010553670.1 Filing Date: 2020-06-17 Inventor: 黄至伟   Assignee: 南亚科技股份有限公司   IPC: H01L27/108 Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一基底,该基底具有一上表面;多个第一位元线接触点,接触该基底的该上表面;多个第一位元线,分别地对应设置在该多个第一位元线接触点上;多个第二位元线接触点,接触该基底的该上表面;多个第二位元线,分别地对应设置在该多个第一位元线接触点上;以及其中该多个第二位元线接触点的顶表面位于一垂直水平面,该垂直水平面是高于该多个第一位元线的顶表面。
7
CN112582373A
具有气隙的半导体元件及其制备方法
Public
Publication/Patent Number: CN112582373A Publication Date: 2021-03-30 Application Number: 202010655898.1 Filing Date: 2020-07-09 Inventor: 吴智琮   Assignee: 南亚科技股份有限公司   IPC: H01L23/538 Abstract: 本公开提供一种具有气隙的半导体元件及其制备方法。该半导体元件包括多个间隔位元线,设置于一基板之上;多个介电柱,设置于该基板之上的所述间隔位元线之间;以及一密封介电层,设置于所述间隔位元线和所述介电柱之上以形成多个气隙于该密封介电层和该基板之间。
8
CN112542458A
半导体元件及其制造方法
Substantial Examination
Publication/Patent Number: CN112542458A Publication Date: 2021-03-23 Application Number: 202010698114.3 Filing Date: 2020-07-20 Inventor: 何家铭   Assignee: 南亚科技股份有限公司   IPC: H01L27/108 Abstract: 本公开提供一种半导体元件及其制造方法。该半导体元件包括一基板;多个着陆垫,设置在该基板之上,该些着陆垫的至少一者包括一电容插塞的一突出部分与位于该突出部分之上的一第一间隔物,其中该第一间隔物的一宽度大于该电容插塞的一宽度;设置在该基板之上的多个位元线接触和分别设置在该些位元线接触之上的多个位元线,该位元线为延伸于两个相邻电容接触之间的一波状条纹;以及多个电容结构,分别设置在该些着陆垫之上。
9
CN112542184A
泵装置、泵电路及其操作方法
Substantial Examination
Publication/Patent Number: CN112542184A Publication Date: 2021-03-23 Application Number: 202010000742.X Filing Date: 2020-01-02 Inventor: 许庭硕   Assignee: 南亚科技股份有限公司   IPC: G11C5/14 Abstract: 本发明公开了一种泵装置、泵电路及其操作方法,泵电路包含第一泵核心电路与第二泵核心电路。第二泵核心电路耦接于第一泵核心电路。当输入至泵电路的电源的电压值不低于电压值阈值时,第一泵核心电路运行而第二泵核心电路不运行。当电源的电压值低于电压值阈值时,第一泵核心电路以及第二泵核心电路运行,以使泵电路所传送的输出电流的电流值不低于电流值阈值。本发明当输入至泵电路的电源变小时,致能多个泵,以维持输出电流的大小。
10
CN109961815B
动态随机存取存储器及其操作方法
Grant
Publication/Patent Number: CN109961815B Publication Date: 2021-04-09 Application Number: 201810797704.4 Filing Date: 2018-07-19 Inventor: 许庭硕   陈至仁   Assignee: 南亚科技股份有限公司   IPC: G11C11/406 Abstract: 本公开提供一种动态随机存取存储器(Dynamic Random Access Memory,DRAM)及其操作方法。该DRAM包括一存储区及一控制元件。该存储区包括一存储列。该控制元件经配置以根据该DRAM的温度,选择性地准许该存储列有资格进行一列锤子更新(row‑hammer refresh)。
11
CN112563239A
反熔丝结构
Substantial Examination
Publication/Patent Number: CN112563239A Publication Date: 2021-03-26 Application Number: 202010391350.0 Filing Date: 2020-05-11 Inventor: 黄庆玲   施江林   Assignee: 南亚科技股份有限公司   IPC: H01L23/525 Abstract: 本发明公开了一种反熔丝结构,包含基板、主动层、电极层以及介电层。主动层位于基板上方,且具有主体以及由主体凸出的凸部。电极层位于主动层上方且部分重叠主动层的凸部。电极层具有镂空区域,且主动层的凸部位于镂空区域中。介电层位于主动层与电极层之间。借此,本发明的反熔丝结构,借由上述设置,可降低反熔丝结构失效的机率。
12
CN112562773A
逻辑状态校正装置与逻辑状态校正方法
Substantial Examination
Publication/Patent Number: CN112562773A Publication Date: 2021-03-26 Application Number: 201911024559.7 Filing Date: 2019-10-25 Inventor: 郝中蓬   Assignee: 南亚科技股份有限公司   IPC: G11C29/44 Abstract: 本发明公开了一种逻辑状态校正装置与逻辑状态校正方法,逻辑状态校正装置包含侦测电路、校正电路以及调整电路。侦测电路用以侦测输入信号的初始逻辑状态,以及响应于初始逻辑状态产生具有第一逻辑状态的第一信号。校正电路用以将具有第一逻辑状态的第一信号与具有第二逻辑状态的第二信号比较,并根据比较结果产生致能信号。当第一信号的第一逻辑状态和第二信号的第二逻辑状态不同时,调整电路用以被致能信号致能以产生调整信号至侦测电路。侦测电路还用以根据调整信号被调整以产生经调整的第一信号。通过本发明中将输出信号与参考信号比较以及调整侦测电路,能够输出具有正确逻辑状态的信号给后续的核心逻辑电路。
13
CN112566370A
具有支撑垫的印刷电路板结构及印刷电路板结构
Substantial Examination
Publication/Patent Number: CN112566370A Publication Date: 2021-03-26 Application Number: 201911075376.8 Filing Date: 2019-11-06 Inventor: 杨吴德   Assignee: 南亚科技股份有限公司   IPC: H05K1/18 Abstract: 本发明公开了一种具有支撑垫的印刷电路板结构及印刷电路板结构。具有支撑垫的印刷电路板结构包括印刷电路板、半导体芯片、第一连接垫、第二连接垫、导线以及支撑垫。半导体芯片设置于印刷电路板上。第一连接垫设置于半导体芯片上。第二连接垫设置于印刷电路板上。导线电性连接第一连接垫与第二连接垫。支撑垫设置于第一连接垫与第二连接垫之间,其中导线具有设置于支撑垫上的一部分。借此,本发明的具有支撑垫的印刷电路板结构,通过使用上述的印刷电路板结构,可以改善印刷电路板结构的长导线的信号与性能。
14
CN110349610B
动态随机存取存储器中控制延迟锁相环的控制电路与方法
Grant
Publication/Patent Number: CN110349610B Publication Date: 2021-01-05 Application Number: 201811067756.2 Filing Date: 2018-09-13 Inventor: 张全仁   李文明   Assignee: 南亚科技股份有限公司   IPC: G11C11/4076 Abstract: 本发明公开了一种动态随机存取存储器中控制延迟锁相环的控制电路与方法。动态随机存取存储器(DRAM)包括延迟锁相环(DLL)、时脉树、片外驱动器(OCD)、相位检测器(PD)和滤波器。DLL接收参考时脉并更新延迟线,然后通过时脉树输出校准时脉;PD通过时脉树接收校准时脉,并检测校准时脉和参考时脉之间的相位差;并且所述滤波器根据所述相位差启动所述DLL以更新所述延迟线,其中当接收到读取指令时,所述滤波器增加所述DLL的启动次数以更新所述延迟线,从而缩短所述DRAM的存取时间。
15
CN112242394A
半导体结构及其制备方法
Substantial Examination
Publication/Patent Number: CN112242394A Publication Date: 2021-01-19 Application Number: 202010311489.X Filing Date: 2020-04-20 Inventor: 周益贤   Assignee: 南亚科技股份有限公司   IPC: H01L27/092 Abstract: 本公开提供一种半导体结构及其制备方法。该半导体结构包括一基底、一第一元件、一第二元件、一鳍部、一第一栅极介电层、一第二栅极介电层,以及该鳍部的一裁切区。该第二元件邻近该第一元件设置。该鳍部配置在位在该第一元件与该第二元件之间的该基底上。该第一栅极介电层配置在该鳍部的一第一部分上,而该第二栅极介电层配置在该鳍部的一第二部分上。该鳍部的该裁切区形成在位在该第一元件与该第二元件之间的一沟槽内。
16
CN112310283A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112310283A Publication Date: 2021-02-02 Application Number: 202010440526.7 Filing Date: 2020-05-22 Inventor: 庄景诚   Assignee: 南亚科技股份有限公司   IPC: H01L49/02 Abstract: 本公开提供一种半导体元件及其制备方法。该制备方法包括:提供一基底;在该基底上方形成一生长基膜;在该生长基膜中形成多个掺杂段以及多个未掺杂段;在所述多个未掺杂段上选择地形成多个隔离段;移除所述多个掺杂段;以及在该基底上方形成多个电容结构。
17
CN112309961A
导电通孔的制备方法
Substantial Examination
Publication/Patent Number: CN112309961A Publication Date: 2021-02-02 Application Number: 202010448384.9 Filing Date: 2020-05-25 Inventor: 苏国辉   Assignee: 南亚科技股份有限公司   IPC: H01L21/768 Abstract: 本公开提供一种导电通孔的制备方法。该制备方法包括形成一第一导电结构于一基板之上;形成一第一介电结构于该第一导电结构之上;将该第一导电结构的一侧壁部分转换为一第一介电部分;以及移除该第一介电部分,使得该第一介电结构的宽度大于该第一导电结构的一剩余部分的宽度。
18
CN112289773A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112289773A Publication Date: 2021-01-29 Application Number: 202010311502.1 Filing Date: 2020-04-20 Inventor: 黄则尧   施信益   Assignee: 南亚科技股份有限公司   IPC: H01L23/528 Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体基底、多个第一组导电部件、多个隔离区块、多个第一组支撑柱体以及多个空间,该多个第一组导电部件分开地设置在该半导体基底上方,该多个隔离区块分别地对应设置在相邻对的该多个第一组导电部件之间,该多个第一组支撑柱体分别地对应设置在相邻对的该多个第一组导电部件之间,且分别地对应设置在该多个隔离区块上方,该多个空间分别地对应设置在邻近该多个第一组支撑柱体,且分别地对应设置在该多个隔离区块上方。