Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112349742A
背照式图像传感器及其制造方法
Substantial Examination
Publication/Patent Number: CN112349742A Publication Date: 2021-02-09 Application Number: 202011333842.0 Filing Date: 2020-11-24 Inventor: 李振亚   王鹏   高尚   熊子遥   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供一种背照式图像传感器及其制造方法,其中,在形成金属材料层之后,对金属材料层执行离子轰击工艺去除至少部分所述金属材料层顶表面凸起的金属晶粒,以使金属材料层顶表面光滑化,进而降低金属材料层表面的粗糙度。如此一来,使得后续刻蚀形成的金属栅格层顶表面光滑,粗糙度降低,进而提升背照式图像传感器光吸收的均匀性。
2
CN112366211A
背照式图像传感器基板及背照式图像传感器的制造方法
Substantial Examination
Publication/Patent Number: CN112366211A Publication Date: 2021-02-12 Application Number: 202011347892.4 Filing Date: 2020-11-26 Inventor: 谢岩   胡胜   邹浩   刘选军   刘天建   叶国梁   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供一种背照式图像传感器基板、背照式图像传感器制造方法,其通过在金属材料层上形成第一氮化层,并对第一氮化层和金属材料层同时执行第一干法刻蚀工艺,以在刻蚀金属材料层的过程中轰击第一氮化层,以使第一氮化层中的氮原子或氮离子逸出。逸出的氮原子或氮离子在形成金属栅格层的过程中,与位于第二开口侧壁的金属发生反应生成氮化金属层,以保护位于第二开口侧壁的金属栅格不被侵蚀,如此一来,使得形成的金属栅格层的侧壁比较比较平滑,形貌较佳。
3
CN112366131A
一种半导体器件的制造方法
Substantial Examination
Publication/Patent Number: CN112366131A Publication Date: 2021-02-12 Application Number: 202011134955.8 Filing Date: 2020-10-21 Inventor: 叶国梁   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/02 Abstract: 本发明公开了一种半导体器件的制造方法,获取预处理半导体结构,预处理半导体结构包括具有第一暴露面的金属层,金属层第一暴露面具有凸起部;在金属层第一暴露面设置保护层,保护层至少覆盖金属层除凸起部以外的其它部分;去除凸起部以在金属层上形成金属层的第二暴露面;在第一暴露面的所在区域上形成介质层,且介质层完全覆盖第一暴露面的所在区域。本发明提供的半导体器件的制造方法通过在金属层除凸起部的其它部位上覆盖保护层保护金属层;蚀刻掉凸起部,对半导体器件的金属层表面进行修整,避免凸起部影响半导体器件的后续制程,在金属层上覆盖保护层,使得半导体器件的表面平整,更有利于半导体器件的后续制程,方法简单,便于实施。
4
CN112582009A
单调计数器及其计数方法
Public
Publication/Patent Number: CN112582009A Publication Date: 2021-03-30 Application Number: 202011459160.4 Filing Date: 2020-12-11 Inventor: 卢中舟   Assignee: 武汉集成电路制造有限公司   IPC: G11C16/16 Abstract: 本发明提供了一种单调计数器,包括控制器以及多个存储块,存储块包括计数基位、标识位、校验位、以及多个数据位,多个存储块中具有一个当前存储块,其中,控制器包括:用于记录单调计数器发生的中断的中断记录模块;以及用于在单调计数器发生了中断并上电复位后,判断当前存储块的数据位是否写满,且当数据位未写满时,在当前存储块的最后一个已存储计数数据的数据位中再次写入数据的逻辑判断模块,从而当单调计数器有异常情况发生时,可以保证单调计数器所记录的计数数据被完整写入,有效地防止了单调计数器因异常情况的出现而使其计数操作发生错误的问题出现。
5
CN112599548A
图像传感器及其制造方法
Public
Publication/Patent Number: CN112599548A Publication Date: 2021-04-02 Application Number: 202011443301.3 Filing Date: 2020-12-08 Inventor: 薛广杰   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供了一种图像传感器及其制造方法,所述图像传感器的制造方法包括:提供一衬底,所述衬底包含多个像素单元区以及位于所述像素单元区之间的隔离区;对所述隔离区执行第二次离子注入;以及,对所述衬底执行高温退火处理,以在所述隔离区形成隔离层。本发明的技术方案使得在降低图像传感器中的暗电流的同时,还提高隔离效率。
6
CN112599409A
晶圆键合方法
Public
Publication/Patent Number: CN112599409A Publication Date: 2021-04-02 Application Number: 202011445208.6 Filing Date: 2020-12-08 Inventor: 王瑞磊   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供一种晶圆键合方法,包括:提供器件晶圆,对所述器件晶圆切边处理,切边后的所述器件晶圆呈凸台状,包括基底部和从所述基底部延伸出的凸起部;将所述凸起部面向承载晶圆键合,在所述凸起部与所述承载晶圆之间形成粘结剂层;对键合后的所述器件晶圆的背面减薄;去除减薄后的所述器件晶圆边缘的所述粘结剂层,至少去除露出所述凸起部的所述粘结剂层;形成低温氧化层,所述低温氧化层至少覆盖洗边后的所述粘结剂层的侧壁,以使粘结剂层不暴露,减少后续高温工艺制程使粘结剂层溢出造成的缺陷。
7
CN108054113B
一种抽样检测方法
Grant
Publication/Patent Number: CN108054113B Publication Date: 2021-01-12 Application Number: 201711415466.8 Filing Date: 2017-12-22 Inventor: 李磊   严诗佳   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/66 Abstract: 本分发明提供了一种抽样检测方法,应用于半导体产品的制备中,其中,提供多个量测设备;提供多个批次的待测的半导体产品;包括以下步骤:根据预设的设备评估规则获取关于总的量测设备的第一风险评估值;根据预设的产品评估规则获取每一批次的关于半导体产品的第二风险评估值;将每个批次半导体产品对应的第二风险评估值与第一风险评估值进行比较,以获得比较结果;根据比较结果,仅将第二风险评估值高于第一风险评估值的批次的半导体产品作为检测对象,第二风险值评估值低于第一风险评估值批次的半导体产品跳过量测设备,不进量测设备检测。其技术方案的有益效果在于,克服了现有技术中采用的固定抽样方式并不能真实的反应出产品的质量的缺陷。
8
CN109524346B
浅沟槽隔离结构及其制造方法
Grant
Publication/Patent Number: CN109524346B Publication Date: 2021-02-23 Application Number: 201811224342.6 Filing Date: 2018-10-19 Inventor: 赵东光   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/762 Abstract: 本发明提供了一种浅沟槽隔离结构及其制造方法,包括:首先,形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;然后,填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;然后,向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层;最后,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。本发明提供的技术方案阻挡了氢氟酸等刻蚀剂对所述浅沟槽隔离结构的台阶的刻蚀,以对所述浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。
9
CN112435977A
半导体器件及其制作方法
Substantial Examination
Publication/Patent Number: CN112435977A Publication Date: 2021-03-02 Application Number: 202011309816.4 Filing Date: 2020-11-20 Inventor: 刘天建   周如金   叶国梁   Assignee: 武汉集成电路制造有限公司   IPC: H01L23/48 Abstract: 本发明提供了一种半导体器件及其制作方法,通过刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口;所述第二金属层填充在所述第一开口中,且与刻蚀剩余的所述第一金属层电连接;硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层;硅通孔中的互连层与所述第二金属层电连接。所述第二金属层和互连层在所述衬底上的投影落入所述第一金属层在所述衬底上的投影范围内即可实现将第一金属层引出,硅通孔不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积,提高了晶圆面积利用率。引出第一金属层的第二金属层通过一次光刻工艺(一张光罩)即可完成,此工序可减少光罩,降低成本,并降低工艺难度。
10
CN109935271B
存储器及其获取方法、失效定位方法
Grant
Publication/Patent Number: CN109935271B Publication Date: 2021-03-23 Application Number: 201910250753.0 Filing Date: 2019-03-29 Inventor: 熊娇   李桂花   李辉   仝金雨   李品欢   Assignee: 武汉集成电路制造有限公司   IPC: G11C29/12 Abstract: 本发明提供一种存储器及其获取方法、失效定位方法,在将存储器芯片暴露至位线上的介质层之后,在介质层上形成两个衬垫,并将双位线失效的两条位线通过电连线分别连接到这两个衬垫上,这样,就单独将这两条失效的位线建立了热点分析的回路,这两个衬垫用于偏置热点分析时的电压,从而,可以抓取到热点,实现双位线失效的快速精确定位。
11
CN112510017A
半导体器件及其制造方法
Substantial Examination
Publication/Patent Number: CN112510017A Publication Date: 2021-03-16 Application Number: 202011482440.7 Filing Date: 2020-12-15 Inventor: 陈帮   黄宇恒   Assignee: 武汉集成电路制造有限公司   IPC: H01L23/544 Abstract: 本发明提供的一种半导体器件,在第一半导体结构中设有第一标记,在第二半导体结构中设有在第一半导体结构上的投影与第一标记至少部分重叠的第二标记,并在第一标记和第二标记之间阻挡结构。在第一标记被读取时,阻挡结构能够防止第二标记干扰第一标记的读取,基于此,即可使位于不同半导体结构内的标记在叠置方向上的投影至少部分重叠,如此以使半导体器件的结构紧凑,减小半导体结构的体积。
12
CN112599547A
一种半导体器件及其制作方法
Public
Publication/Patent Number: CN112599547A Publication Date: 2021-04-02 Application Number: 202011440609.2 Filing Date: 2020-12-07 Inventor: 薛广杰   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供一种半导体器件及其制作方法,半导体器件的制作方法包括:提供第一晶圆,第一晶圆具有相对的第一表面和第二表面,所述第一晶圆包括多个第一器件区域以及多个第二器件区域,第一器件区域与第二器件区域间隔设置;在第一晶圆的第一表面对应第一器件区域的位置处刻蚀出凹槽;在凹槽的侧壁形成隔离层;在凹槽的底壁生长外延层;在每一第一器件区域以及第二器件区域上制备一个器件单元;从第二表面对所述第一晶圆进行减薄,使得隔离层从所述第二表面暴露,相邻的器件单元被所述隔离层完全隔离。通过上述方法避免相邻的器件单元之间信号串扰,进而提高器件的性能,并且能够将隔离层的厚度微缩,替代深沟槽工艺。
13
CN112201574A
多层晶圆键合方法
Substantial Examination
Publication/Patent Number: CN112201574A Publication Date: 2021-01-08 Application Number: 202011056815.3 Filing Date: 2020-09-29 Inventor: 陈俊宇   叶国梁   曾甜   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/18 Abstract: 本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆,第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫;在第一介质层远离第一衬底的一侧表面形成第一保护层,以覆盖第一键合垫;将第一待键合晶圆与第一载片晶圆键合,且第一保护层位于第一介质层与第一载片晶圆之间;在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫;通过第二键合垫将第一待键合晶圆与一底晶圆键合;去除第一载片晶圆及第一保护层,使第一键合垫暴露;以及通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合。该方法能够防止键合垫被键合胶污染,同时在去除键合胶的过程中,能够防止键合垫被损坏。
14
CN212411195U
一种单调计数器
Grant
Publication/Patent Number: CN212411195U Publication Date: 2021-01-26 Application Number: 202022986807.0 Filing Date: 2020-12-14 Inventor: 管小进   Assignee: 武汉集成电路制造有限公司   IPC: G06F21/71 Abstract: 本申请公开了一种单调计数器,通过设置二个多任务选择器以及二个寄存器,让加密引擎的签章入口,可以选择根密钥与密钥数据进行签章运算,或是选择HAMC密钥与计数值进行签章运算;其中,根密钥与HMAC密钥利用同一选择器来作选择,密钥数据与计数值用另一选择器来作选择,以完成二组不同数据的二次签章运算。本申请实现采用同一电路,进行计数值更新与HMAC密钥更新中两组不同数据的两次签章运算操作,节省了电路实现所需要的器件数量,简化了电路设计,从而节省电路制作及验证成本。
15
CN110211924B
一种晶圆结构的制造方法
Grant
Publication/Patent Number: CN110211924B Publication Date: 2021-01-22 Application Number: 201910537572.6 Filing Date: 2019-06-20 Inventor: 胡杏   曾甜   占迪   刘天建   胡胜   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/768 Abstract: 本申请提供一种晶圆结构的制造方法,在第一晶圆和第二晶圆键合后,可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔,然后进行绝缘层的沉积,使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度,再进行绝缘层的各向异性刻蚀,直至去除硅通孔底面上的绝缘层,然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用,而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度,在后续去除硅通孔底面上的绝缘层的过程中,即使对硅通孔的开口拐角处的绝缘层有所损耗,其厚度也不会偏薄,从而提高了硅通孔中绝缘层的可靠性,减少硅通孔的形成工艺对器件良率及性能的影响。
16
CN109037051B
半导体结构的制备方法及半导体结构
Grant
Publication/Patent Number: CN109037051B Publication Date: 2021-02-12 Application Number: 201810830243.6 Filing Date: 2018-07-24 Inventor: 赵东光   占琼   周俊   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/285 Abstract: 本发明提供了一种半导体结构的制备方法及半导体结构,首先在衬底上形成介质层,所述介质层覆盖所述栅极结构并延伸覆盖所述衬底,然后先采用研磨工艺去除所述栅极结构上的介质层,然后再去除所述源区及漏区上的介质层,最后在所述源区、漏区及栅极结构上形成硅化物层,相较于传统的一次性刻蚀以去除所述源区、漏区及栅极结构上的介质层,采用研磨工艺去除所述栅极结构上的介质层的方法可以避免由于所述栅极结构的形貌对所述源区、漏区上介质层的去除产生的影响,使形成的硅化物层的位置更加准确,提高了器件的良率。
17
CN112349738A
半导体器件及其形成方法、图像传感器
Substantial Examination
Publication/Patent Number: CN112349738A Publication Date: 2021-02-09 Application Number: 202011164490.0 Filing Date: 2020-10-27 Inventor: 杨帆   胡胜   赵宇航   谢岩   褚海波   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供一种半导体器件及其形成方法、图像传感器。半导体器件的形成方法包括:提供衬底,在所述衬底的一侧表面形成密集分布的倒三角形沟槽;对所述衬底进行无掩膜刻蚀和/或无掩膜离子注入的前处理,使所述倒三角形沟槽的表面变粗糙;将变粗糙的所述倒三角形沟槽的表面进行酸法刻蚀,以在变粗糙的所述倒三角形沟槽的表面形成绒面结构。密集分布的倒三角形沟槽在衬底表面构成“大绒面”结构,扩展了图像传感器硅片内的光路长度,有效光程长度随着在硅片中延长,增加了光的吸收效率。所述倒三角形沟槽的表面形成绒面结构,为“小绒面”结构,进一步增加了光在衬底内部的反射次数,从而大大提高器件的量子效率。
18
CN112349812A
硅片表面绒面结构的制备方法
Substantial Examination
Publication/Patent Number: CN112349812A Publication Date: 2021-02-09 Application Number: 202011166572.9 Filing Date: 2020-10-27 Inventor: 赵宇航   胡胜   杨帆   褚海波   谢岩   Assignee: 武汉集成电路制造有限公司   IPC: H01L31/18 Abstract: 本发明提供了一种硅片表面绒面结构的制备方法,包括:提供硅片,对所述硅片的表面进行无掩膜刻蚀和/或无掩膜离子注入的前处理,使所述硅片的表面变粗糙;将变粗糙的所述硅片表面进行碱制绒,以在变粗糙的所述硅片表面形成金字塔绒面结构。通过对硅片进行前处理,使硅片表面变得粗糙,利于后续碱制绒工序,以在变粗糙的所述硅片表面形成更多的金字塔绒面结构;通过碱制绒,碱法刻蚀的各向异性刻蚀,最终在变粗糙的所述硅片的表面形成金字塔绒面结构。本发明的方法不需要掩膜,简化工艺,形成均匀的绒面结构,制备的“金字塔”结构数量多,吸光效果好,适用于大规模量产。
19
CN112397376A
晶圆键合方法及晶圆键合系统
Substantial Examination
Publication/Patent Number: CN112397376A Publication Date: 2021-02-23 Application Number: 202011272848.1 Filing Date: 2020-11-13 Inventor: 张银   Assignee: 武汉集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供一种晶圆键合方法和晶圆键合系统,由于在键合之前使第一晶圆按照预定形变量发生形变,并根据预定形变量、第一晶圆具有的第一形变量以及第二晶圆具有的第二形变量计算以获得第二晶圆对应的理论形变量。从而可根据该理论形变量调整施加在每一第二晶圆上的作用力的大小,如此以降低键合后晶圆的形变量,解决晶圆键合良率较低的问题。
20
CN112397539A
图像传感器及其制作方法
Substantial Examination
Publication/Patent Number: CN112397539A Publication Date: 2021-02-23 Application Number: 202011269572.1 Filing Date: 2020-11-13 Inventor: 鲁林芝   施森华   王同信   Assignee: 武汉集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供的图像传感器及其制作方法,包括:提供一衬底,衬底上分布有若干像素单元,像素单元位于衬底内的第一类型阱区中;刻蚀衬底,形成位于相邻的所述像素单元之间的隔离沟槽;对隔离沟槽的周圈衬底进行第二类型的离子注入,第二类型的离子与第一类型阱区中的离子形成PN结;隔离层填充隔离沟槽。像素单元之间的隔离将深沟槽隔离(DTI)与离子注入形成PN结隔离相结合,在隔离沟槽的周圈衬底内形成PN结,阻挡隔离沟槽附近因缺陷产生的载流子自由进入读取区和感光区,减小暗电流的同时具有良好的电性和光学隔离效果,并且减小了隔离区的面积,提高了图像传感器的芯片面积利用率。
Total 83 pages