Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN111430276B
多晶圆堆叠修边方法
Grant
Publication/Patent Number: CN111430276B Publication Date: 2021-04-23 Application Number: 202010333740.2 Filing Date: 2020-04-24 Inventor: 叶国梁     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/67 Abstract: 本发明提供了一种多晶圆堆叠修边方法,对第i片晶圆切边、与第i‑1片晶圆键合减薄后,对堆叠的i片晶圆的边缘区域修边形成边缘良好的晶圆堆叠;之后填充底部填充层;底部填充层的存在使邻近的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷往外移,使邻近的后续晶圆的修边宽度设置较小,并为邻近的后续晶圆键合减薄时提供支撑,不至于减薄时劈裂;故对邻近第i片晶圆的后续晶圆的修边宽度不大于背面减薄后的第2片晶圆的边缘修边宽度,可去除邻近第i片晶圆的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷。W≤W,所有晶圆处理过程中的修边均限制在W的范围内,减少晶圆修边宽度,提高晶圆有效面积。
2
CN111244057B
一种键合结构及其制造方法
Grant
Publication/Patent Number: CN111244057B Publication Date: 2021-01-22 Application Number: 202010088771.6 Filing Date: 2020-02-12 Inventor: 胡杏     胡胜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/488 Abstract: 本发明提供一种键合结构及其制造方法,在第一晶圆上形成有第一混合键合结构,第二晶圆正面上形成有互连结构以及第二混合键合结构,第一晶圆和第二晶圆通过第一混合键合结构和第二混合键合结构实现键合,从第二晶圆的背面形成与互连结构电连接的衬垫,在衬垫下方的互连结构和第二混合键合结构中的第二导电键合垫在水平方向上错开设置。该方案中,通过将互连结构以及第二导电键合垫错开排布,避免结构堆叠产生的凹陷,进而避免凹陷导致的器件失效。
3
CN112509915A
半导体器件及其制作方法、芯片键合结构
Substantial Examination
Publication/Patent Number: CN112509915A Publication Date: 2021-03-16 Application Number: 202011378733.0 Filing Date: 2020-11-30 Inventor: 曾甜   占迪     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种半导体器件及其制作方法、芯片键合结构,包括:提供键合的第一晶圆和第二晶圆;形成位于第二衬底上的图形化的绝缘层,图形化的绝缘层具有均暴露出第二衬底的第一开孔和辅助开孔;形成保护层,保护层填充部分深度的辅助开孔以及覆盖第一开孔的侧壁;形成硅通孔;形成第二金属层,第二金属层包括互连金属层和辅助金属层,互连金属层填充硅通孔且与第一金属层电连接;辅助金属层填充辅助开孔。本发明中,辅助金属层的形成工艺兼容了TSV工艺,不需要增加额外的工艺,在不增加成本的情况下形成辅助金属层,使第二晶圆表面的图形密度(金属分布密度)趋于均匀,提高了化学机械研磨均匀性,从而提高CMP后晶圆表面的平整度。
4
CN112652596A
半导体结构及其制造方法
Substantial Examination
Publication/Patent Number: CN112652596A Publication Date: 2021-04-13 Application Number: 202011496717.1 Filing Date: 2020-12-17 Inventor: 占迪     郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/48 Abstract: 本发明提供了一种半导体器件及其制造方法,由于至少一个依次堆叠键合在半导体基底上半导体结构中的半导体芯片,外围设置有环绕半导体芯片的绝缘层,且绝缘层中形成有子导热结构,子导热结构用于构成在键合方向上延伸的导热结构,并使导热结构一端与位于半导体基底中的第一金属结构连接,另一端从最外层的绝缘层中延伸出。如此一来,半导体器件内的热量可通过导热结构以导出半导体器件外,以提升半导体器件的性能。
5
CN112435977A
半导体器件及其制作方法
Substantial Examination
Publication/Patent Number: CN112435977A Publication Date: 2021-03-02 Application Number: 202011309816.4 Filing Date: 2020-11-20 Inventor:   周如金   叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/48 Abstract: 本发明提供了一种半导体器件及其制作方法,通过刻蚀去除部分所述第一金属层以在所述第一金属层中形成第一开口;所述第二金属层填充在所述第一开口中,且与刻蚀剩余的所述第一金属层电连接;硅通孔依次贯穿所述衬底和部分厚度的所述介质层且暴露出所述第二金属层;硅通孔中的互连层与所述第二金属层电连接。所述第二金属层和互连层在所述衬底上的投影落入所述第一金属层在所述衬底上的投影范围内即可实现将第一金属层引出,硅通孔不需要额外占用横向(平行于衬底方向)上第一金属层侧方的面积,提高了晶圆面积利用率。引出第一金属层的第二金属层通过一次光刻工艺(一张光罩)即可完成,此工序可减少光罩,降低成本,并降低工艺难度。
6
CN112201573A
多层晶圆键合方法
Substantial Examination
Publication/Patent Number: CN112201573A Publication Date: 2021-01-08 Application Number: 202011052418.9 Filing Date: 2020-09-29 Inventor:   叶国梁   曾甜   占迪   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆和第一载片晶圆;第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层和嵌设于第一介质层中的第一金属层;第一载片晶圆包括第一载片衬底及位于第一载片衬底的一侧表面的第一载片介质层;将第一待键合晶圆与第一载片晶圆键合,且第一介质层与第一载片介质层接触;在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫,且第一键合垫与第一金属层电连接;将第一待键合晶圆的第二介质层与一底晶圆键合;去除第一载片晶圆并将第一介质层与第二待键合晶圆键合。该方法能够提高晶圆与载片晶圆之间的对准精度,且二者键合的稳定性受温度影响较小。
7
CN112397377A
第一芯片与晶圆键合方法、芯片堆叠结构
Substantial Examination
Publication/Patent Number: CN112397377A Publication Date: 2021-02-23 Application Number: 202011281397.8 Filing Date: 2020-11-16 Inventor: 占迪     曾甜   郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构,包括:提供第一层第一芯片,第一芯片包括第一金属层;提供晶圆,所述晶圆包括第二金属层;将第一芯片与晶圆键合;形成绝缘层和开孔,所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙;在第一芯片外围的绝缘层内形成开孔,互连结构位于开孔中,第一金属层、第二金属层和互连结构三者电连接,实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV,降低了第一芯片内部连线的设计难度,节省了第一芯片面积。无TSV结构,避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题,且不需考虑第一芯片厚度差异对通孔刻蚀的影响,降低了工艺难度。
8
CN112366211A
背照式图像传感器基板及背照式图像传感器的制造方法
Substantial Examination
Publication/Patent Number: CN112366211A Publication Date: 2021-02-12 Application Number: 202011347892.4 Filing Date: 2020-11-26 Inventor: 谢岩   胡胜   邹浩   刘选军     叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L27/146 Abstract: 本发明提供一种背照式图像传感器基板、背照式图像传感器制造方法,其通过在金属材料层上形成第一氮化层,并对第一氮化层和金属材料层同时执行第一干法刻蚀工艺,以在刻蚀金属材料层的过程中轰击第一氮化层,以使第一氮化层中的氮原子或氮离子逸出。逸出的氮原子或氮离子在形成金属栅格层的过程中,与位于第二开口侧壁的金属发生反应生成氮化金属层,以保护位于第二开口侧壁的金属栅格不被侵蚀,如此一来,使得形成的金属栅格层的侧壁比较比较平滑,形貌较佳。
9
CN112563194A
半导体结构及其制造方法
Substantial Examination
Publication/Patent Number: CN112563194A Publication Date: 2021-03-26 Application Number: 202011412820.3 Filing Date: 2020-12-04 Inventor: 褚华斌     叶国梁   曾甜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本发明提供一种半导体结构及其制备方法,其在形成由从衬底的第一表面朝向第二表面延伸的金属插塞的过程中,衬底发生翘曲使第一表面呈凹陷曲面,通过在衬底的第二表面形成第一介质层以产生与衬底翘曲方向相反的拉应力,以降低衬底的翘曲度,并使第一表面平整。进而减小半导体结构的应力,提升半导体结构的稳定性和可靠性。
10
CN110211924B
一种晶圆结构的制造方法
Grant
Publication/Patent Number: CN110211924B Publication Date: 2021-01-22 Application Number: 201910537572.6 Filing Date: 2019-06-20 Inventor: 胡杏   曾甜   占迪     胡胜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本申请提供一种晶圆结构的制造方法,在第一晶圆和第二晶圆键合后,可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔,然后进行绝缘层的沉积,使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度,再进行绝缘层的各向异性刻蚀,直至去除硅通孔底面上的绝缘层,然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用,而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度,在后续去除硅通孔底面上的绝缘层的过程中,即使对硅通孔的开口拐角处的绝缘层有所损耗,其厚度也不会偏薄,从而提高了硅通孔中绝缘层的可靠性,减少硅通孔的形成工艺对器件良率及性能的影响。
11
CN110783265A
一种半导体器件及其制作方法
Substantial Examination
Title (English): A semiconductor device and its fabrication method
Publication/Patent Number: CN110783265A Publication Date: 2020-02-11 Application Number: 201911070168.9 Filing Date: 2019-11-05 Inventor: 胡杏     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本申请提供一种半导体器件及其制作方法,所述半导体器件制作方法,在需要进行晶背减薄的第一半导体中,设置隔离结构,所述隔离结构为第三绝缘层,隔离结构至少位于第一导电层和第二导电层的上方,且其中一个表面与第一半导体的第一衬底朝向第一绝缘层的表面齐平,也即通过深沟槽隔离先将TSV通孔需要刻蚀的区域填充第三绝缘层,采用深沟槽隔离代替浅沟槽隔离,在增强了器件之间的隔离作用基础上,一方面,可以省略高介电常数层的使用,避免高介电常数层带来的较大应力,产生的缺陷,从而简化硅通孔技术工艺;另一方面,能够直接在深沟槽隔离结构的内部制作硅通孔,能够省略了多个工艺步骤,使得硅通孔技术工艺过程更加简单。
12
CN105843001B
一种用于含碳多孔材料基底的光刻涂层的去除方法
Grant
Title (English): A Photolithographic Coating for Carbon Porous Substrates
Publication/Patent Number: CN105843001B Publication Date: 2020-03-24 Application Number: 201610181430.7 Filing Date: 2016-03-28 Inventor: 王华     Assignee: 武汉新芯集成电路制造有限公司   IPC: G03F7/42 Abstract: 本发明涉及一种用于含碳多孔材料基底的光刻涂层的去除方法,将有机溶剂去除和低温氧化工艺去除相结合,并且采用有机溶剂先去除基底表面和深孔中较易溶于有机溶剂中的光刻涂层,对于深孔中残留的光刻涂层再采用低温氧化工艺去除;有效克服了有机溶剂去除不彻底和低温氧化工艺去除速度慢、能力不强的缺陷;在不损伤含碳多孔材料基底的同时,增大光刻涂层的去除能力,将光刻涂层完全去除干净,并且保证了含碳多孔材料基底的孔状结构的结构性能和电学性能,为后续的工艺处理提供方便。
13
CN109192717B
多晶圆堆叠结构及其形成方法
Grant
Publication/Patent Number: CN109192717B Publication Date: 2020-05-01 Application Number: 201810988464.6 Filing Date: 2018-08-28 Inventor: 赵长林     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/522 Abstract: 本发明提供一种多晶圆堆叠结构及方法。在该多晶圆堆叠结构中,第一互连层通过第一开孔与第二金属层和第一金属层电连接,第二互连层通过第二开孔与第一互连层电连接,第三互连层通过第三开孔与第三金属层电连接,且第二互连层与所述第三互连层相接触,不需晶圆间预留压焊引线空间,省去硅基板,实现多晶圆互连的同时减少多晶圆堆叠厚度从而使多晶圆堆叠封装后的整体器件厚度减小。并且,不再需要引线,省去了硅基板以及硅基板上若干共用焊盘的设计加工。以及,所述第二互连层与所述第三互连层相接触缩短晶圆间互连距离,进而降低寄生电容和功率损耗,提高了传输速度。
14
CN111029357B
半导体结构及其制备方法
Grant
Publication/Patent Number: CN111029357B Publication Date: 2020-08-25 Application Number: 201911349140.9 Filing Date: 2019-12-24 Inventor: 胡杏   占迪     Assignee: 湖北三维半导体集成制造创新中心有限责任公司   IPC: H01L27/146 Abstract: 本发明提供了一种半导体结构,包括第一衬底、第二衬底及若干栅极结构,所述第二衬底中包括若干像素单元,所述像素单元与所述栅极结构的位置对应;所述第二衬底中具有若干用于隔离相邻的所述像素单元的第一沟槽隔离结构,所述像素单元中具有若干定义出感光区和读取区的第二沟槽隔离结构。本发明中的半导体结构的第二衬底的表面为感光面,采用了背照式采光,栅极结构和金属线都不在感光面,可以避免对光线的遮挡,提升成像效果;并且定义出感光区和读取区的第二沟槽隔离结构可以贯穿整个第二衬底,从而提高对感光区和读取区的隔离效果,防止感光区和读取区相互干扰;进一步,本发明还提供了所述半导体结构的制备方法。
15
CN111106022A
一种键合结构及其制造方法
Substantial Examination
Publication/Patent Number: CN111106022A Publication Date: 2020-05-05 Application Number: 201911403367.7 Filing Date: 2019-12-30 Inventor:   胡杏   占迪   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/60 Abstract: 本发明提供一种键合结构及其制造方法,在晶圆上键合芯片,晶圆的裸片上形成有混合键合结构,芯片背面上也预先形成有背连线结构和混合键合结构,这样,通过背连线结构实现芯片中互连结构的电引出,进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构,实现芯片至晶圆的互连。在该方案中,无需在芯片键合之后进行填充和研磨大量介质层的工艺,降低制造成本,同时能够更好地保证芯片间的一致性,具有更好的可实施性。
16
CN111430276A
多晶圆堆叠修边方法
Grant
Publication/Patent Number: CN111430276A Publication Date: 2020-07-17 Application Number: 202010333740.2 Filing Date: 2020-04-24 Inventor: 叶国梁     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/67 Abstract: 本发明提供了一种多晶圆堆叠修边方法,对第i片晶圆切边、与第i‑1片晶圆键合减薄后,对堆叠的i片晶圆的边缘区域修边形成边缘良好的晶圆堆叠;之后填充底部填充层;底部填充层的存在使邻近的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷往外移,使邻近的后续晶圆的修边宽度设置较小,并为邻近的后续晶圆键合减薄时提供支撑,不至于减薄时劈裂;故对邻近第i片晶圆的后续晶圆的修边宽度不大于背面减薄后的第2片晶圆的边缘修边宽度,可去除邻近第i片晶圆的后续晶圆与堆叠的i片晶圆键合减薄后边缘产生的缺陷。W≤W,所有晶圆处理过程中的修边均限制在W的范围内,减少晶圆修边宽度,提高晶圆有效面积。
17
CN111029357A
半导体结构及其制备方法
Grant
Publication/Patent Number: CN111029357A Publication Date: 2020-04-17 Application Number: 201911349140.9 Filing Date: 2019-12-24 Inventor: 胡杏   占迪     Assignee: 湖北三维半导体集成制造创新中心有限责任公司   IPC: H01L27/146 Abstract: 本发明提供了一种半导体结构,包括第一衬底、第二衬底及若干栅极结构,所述第二衬底中包括若干像素单元,所述像素单元与所述栅极结构的位置对应;所述第二衬底中具有若干用于隔离相邻的所述像素单元的第一沟槽隔离结构,所述像素单元中具有若干定义出感光区和读取区的第二沟槽隔离结构。本发明中的半导体结构的第二衬底的表面为感光面,采用了背照式采光,栅极结构和金属线都不在感光面,可以避免对光线的遮挡,提升成像效果;并且定义出感光区和读取区的第二沟槽隔离结构可以贯穿整个第二衬底,从而提高对感光区和读取区的隔离效果,防止感光区和读取区相互干扰;进一步,本发明还提供了所述半导体结构的制备方法。
18
CN111244057A
一种键合结构及其制造方法
Grant
Publication/Patent Number: CN111244057A Publication Date: 2020-06-05 Application Number: 202010088771.6 Filing Date: 2020-02-12 Inventor: 胡杏     胡胜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/488 Abstract: 本发明提供一种键合结构及其制造方法,在第一晶圆上形成有第一混合键合结构,第二晶圆正面上形成有互连结构以及第二混合键合结构,第一晶圆和第二晶圆通过第一混合键合结构和第二混合键合结构实现键合,从第二晶圆的背面形成与互连结构电连接的衬垫,在衬垫下方的互连结构和第二混合键合结构中的第二导电键合垫在水平方向上错开设置。该方案中,通过将互连结构以及第二导电键合垫错开排布,避免结构堆叠产生的凹陷,进而避免凹陷导致的器件失效。