Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112420645A
半导体器件及其制作方法
Substantial Examination
Publication/Patent Number: CN112420645A Publication Date: 2021-02-26 Application Number: 202011279659.7 Filing Date: 2020-11-16 Inventor:   曾甜   叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/48 Abstract: 本发明提供了一种半导体器件及其制作方法中,第一开孔和待引出第一金属层沿第一晶圆的厚度方向在第一衬底上的投影无重叠;即形成第一开孔(TSV)的过程中不接触(暴露出)待引出第一金属层,本发明中的第一开孔(TSV)不同于常规工艺中的硅通孔(TSV),避免了常规硅通孔(TSV)需要刻蚀停止在要引出的金属层上导致的金属层被过度损伤、溅射扩散等问题。所述待引出第一金属层分别通过第一再分布金属层和第一开孔中的第一互连层被引至第一晶圆厚度方向的上下两个端面上,第一晶圆形成双面开放式电连接结构,能够很好的与两侧键合的其他晶圆实现互连。
2
CN112509915A
半导体器件及其制作方法、芯片键合结构
Substantial Examination
Publication/Patent Number: CN112509915A Publication Date: 2021-03-16 Application Number: 202011378733.0 Filing Date: 2020-11-30 Inventor: 曾甜     刘天建   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种半导体器件及其制作方法、芯片键合结构,包括:提供键合的第一晶圆和第二晶圆;形成位于第二衬底上的图形化的绝缘层,图形化的绝缘层具有均暴露出第二衬底的第一开孔和辅助开孔;形成保护层,保护层填充部分深度的辅助开孔以及覆盖第一开孔的侧壁;形成硅通孔;形成第二金属层,第二金属层包括互连金属层和辅助金属层,互连金属层填充硅通孔且与第一金属层电连接;辅助金属层填充辅助开孔。本发明中,辅助金属层的形成工艺兼容了TSV工艺,不需要增加额外的工艺,在不增加成本的情况下形成辅助金属层,使第二晶圆表面的图形密度(金属分布密度)趋于均匀,提高了化学机械研磨均匀性,从而提高CMP后晶圆表面的平整度。
3
CN112542378A
半导体器件的制作方法及半导体器件
Substantial Examination
Publication/Patent Number: CN112542378A Publication Date: 2021-03-23 Application Number: 202011388107.X Filing Date: 2020-12-01 Inventor: 曾甜     叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明公开了一种半导体器件的制作方法及半导体器件。所述方法包括:提供置顶晶圆,包括顶芯衬底;提供第一晶圆,包括第一衬底;将置顶晶圆与第一晶圆正面对正面相键合,并使置顶晶圆的正面朝上,第一晶圆的正面朝下;在第一衬底背面形成包括有第一互连层键合垫的第一互连层;提供第二晶圆;将第二晶圆的正面与第一互连层相键合,使第二晶圆结合至第一晶圆上,形成键合结构,第二晶圆的正面朝下;翻转键合结构,以将顶芯衬底背面置顶,并使所述第一晶圆的正面朝上,所述第二晶圆的正面朝上,并在顶芯衬底中形成焊盘引出点。本发明能够使置顶晶圆底部所有晶圆的正面都朝上,统一晶圆的电路设计和工艺流程,降低工艺复杂度,且提高结构灵活性。
4
CN112652596A
半导体结构及其制造方法
Public
Publication/Patent Number: CN112652596A Publication Date: 2021-04-13 Application Number: 202011496717.1 Filing Date: 2020-12-17 Inventor:   刘天建   郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/48 Abstract: 本发明提供了一种半导体器件及其制造方法,由于至少一个依次堆叠键合在半导体基底上半导体结构中的半导体芯片,外围设置有环绕半导体芯片的绝缘层,且绝缘层中形成有子导热结构,子导热结构用于构成在键合方向上延伸的导热结构,并使导热结构一端与位于半导体基底中的第一金属结构连接,另一端从最外层的绝缘层中延伸出。如此一来,半导体器件内的热量可通过导热结构以导出半导体器件外,以提升半导体器件的性能。
5
CN112201573A
多层晶圆键合方法
Substantial Examination
Publication/Patent Number: CN112201573A Publication Date: 2021-01-08 Application Number: 202011052418.9 Filing Date: 2020-09-29 Inventor: 刘天建   叶国梁   曾甜     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆和第一载片晶圆;第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层和嵌设于第一介质层中的第一金属层;第一载片晶圆包括第一载片衬底及位于第一载片衬底的一侧表面的第一载片介质层;将第一待键合晶圆与第一载片晶圆键合,且第一介质层与第一载片介质层接触;在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫,且第一键合垫与第一金属层电连接;将第一待键合晶圆的第二介质层与一底晶圆键合;去除第一载片晶圆并将第一介质层与第二待键合晶圆键合。该方法能够提高晶圆与载片晶圆之间的对准精度,且二者键合的稳定性受温度影响较小。
6
CN112397377A
第一芯片与晶圆键合方法、芯片堆叠结构
Substantial Examination
Publication/Patent Number: CN112397377A Publication Date: 2021-02-23 Application Number: 202011281397.8 Filing Date: 2020-11-16 Inventor:   刘天建   曾甜   郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构,包括:提供第一层第一芯片,第一芯片包括第一金属层;提供晶圆,所述晶圆包括第二金属层;将第一芯片与晶圆键合;形成绝缘层和开孔,所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙;在第一芯片外围的绝缘层内形成开孔,互连结构位于开孔中,第一金属层、第二金属层和互连结构三者电连接,实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV,降低了第一芯片内部连线的设计难度,节省了第一芯片面积。无TSV结构,避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题,且不需考虑第一芯片厚度差异对通孔刻蚀的影响,降低了工艺难度。
7
CN110211924B
一种晶圆结构的制造方法
Grant
Publication/Patent Number: CN110211924B Publication Date: 2021-01-22 Application Number: 201910537572.6 Filing Date: 2019-06-20 Inventor: 胡杏   曾甜     刘天建   胡胜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本申请提供一种晶圆结构的制造方法,在第一晶圆和第二晶圆键合后,可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔,然后进行绝缘层的沉积,使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度,再进行绝缘层的各向异性刻蚀,直至去除硅通孔底面上的绝缘层,然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用,而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度,在后续去除硅通孔底面上的绝缘层的过程中,即使对硅通孔的开口拐角处的绝缘层有所损耗,其厚度也不会偏薄,从而提高了硅通孔中绝缘层的可靠性,减少硅通孔的形成工艺对器件良率及性能的影响。
8
CN111799180A
半导体器件及其形成方法
Substantial Examination
Publication/Patent Number: CN111799180A Publication Date: 2020-10-20 Application Number: 202010762648.8 Filing Date: 2020-07-31 Inventor: 张恬意   谢岩     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/48 Abstract: 本发明提供一种半导体器件及其形成方法,包括:提供前端器件,前端器件包括介质层、嵌设于介质层中的金属层以及覆盖介质层的第一衬底,第一衬底为(110)晶面衬底,亦即【110】晶向。干法刻蚀去除部分厚度的第一衬底,形成第一开孔;湿法刻蚀所述第一开孔的侧壁和底部以暴露出介质层,形成第二开孔,在垂直于所述第一衬底的截面上,所述第二开孔位于所述第一衬底中的部分的截面形状为矩形。所述第一衬底为(110)晶面,湿法刻蚀具有各向异性,对(110)晶面的第一衬底做定向性腐蚀,形成几乎完全垂直侧壁的TSV(硅通孔),即第二开孔C,解决TSV(硅通孔)刻蚀形貌较难控制的问题。
9
CN110931424A
金属引线、半导体器件及其制作方法
Publication/Patent Number: CN110931424A Publication Date: 2020-03-27 Application Number: 201911096558.3 Filing Date: 2019-11-11 Inventor: 曾甜   胡杏     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本发明提供了一种金属引线、半导体器件及其制作方法,在形成导电结构的凹槽的同时形成布线层凹槽,之后填充导电材料在导电结构的开孔、凹槽的过程中同时填充布线层凹槽,在形成导电结构的同时形成布线层,不需要再额外开孔将导电结构引出,也不需要在沉积铝层之后再刻蚀形成布线层,节省了两张掩膜板,节约了生产成本。
10
CN111029357B
半导体结构及其制备方法
Grant
Publication/Patent Number: CN111029357B Publication Date: 2020-08-25 Application Number: 201911349140.9 Filing Date: 2019-12-24 Inventor: 胡杏     刘天建   Assignee: 湖北三维半导体集成制造创新中心有限责任公司   IPC: H01L27/146 Abstract: 本发明提供了一种半导体结构,包括第一衬底、第二衬底及若干栅极结构,所述第二衬底中包括若干像素单元,所述像素单元与所述栅极结构的位置对应;所述第二衬底中具有若干用于隔离相邻的所述像素单元的第一沟槽隔离结构,所述像素单元中具有若干定义出感光区和读取区的第二沟槽隔离结构。本发明中的半导体结构的第二衬底的表面为感光面,采用了背照式采光,栅极结构和金属线都不在感光面,可以避免对光线的遮挡,提升成像效果;并且定义出感光区和读取区的第二沟槽隔离结构可以贯穿整个第二衬底,从而提高对感光区和读取区的隔离效果,防止感光区和读取区相互干扰;进一步,本发明还提供了所述半导体结构的制备方法。
11
CN111106022A
一种键合结构及其制造方法
Substantial Examination
Publication/Patent Number: CN111106022A Publication Date: 2020-05-05 Application Number: 201911403367.7 Filing Date: 2019-12-30 Inventor: 刘天建   胡杏     Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/60 Abstract: 本发明提供一种键合结构及其制造方法,在晶圆上键合芯片,晶圆的裸片上形成有混合键合结构,芯片背面上也预先形成有背连线结构和混合键合结构,这样,通过背连线结构实现芯片中互连结构的电引出,进一步可以通过芯片上的混合互连结构键合至裸片上的混合键合结构,实现芯片至晶圆的互连。在该方案中,无需在芯片键合之后进行填充和研磨大量介质层的工艺,降低制造成本,同时能够更好地保证芯片间的一致性,具有更好的可实施性。
12
CN111029357A
半导体结构及其制备方法
Grant
Publication/Patent Number: CN111029357A Publication Date: 2020-04-17 Application Number: 201911349140.9 Filing Date: 2019-12-24 Inventor: 胡杏     刘天建   Assignee: 湖北三维半导体集成制造创新中心有限责任公司   IPC: H01L27/146 Abstract: 本发明提供了一种半导体结构,包括第一衬底、第二衬底及若干栅极结构,所述第二衬底中包括若干像素单元,所述像素单元与所述栅极结构的位置对应;所述第二衬底中具有若干用于隔离相邻的所述像素单元的第一沟槽隔离结构,所述像素单元中具有若干定义出感光区和读取区的第二沟槽隔离结构。本发明中的半导体结构的第二衬底的表面为感光面,采用了背照式采光,栅极结构和金属线都不在感光面,可以避免对光线的遮挡,提升成像效果;并且定义出感光区和读取区的第二沟槽隔离结构可以贯穿整个第二衬底,从而提高对感光区和读取区的隔离效果,防止感光区和读取区相互干扰;进一步,本发明还提供了所述半导体结构的制备方法。
13
CN111276469A
一种键合结构及其制造方法
Substantial Examination
Publication/Patent Number: CN111276469A Publication Date: 2020-06-12 Application Number: 202010115670.3 Filing Date: 2020-02-25 Inventor:   刘天建   胡杏   郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L25/065 Abstract: 本发明提供一种键合结构及其制造方法,在底层结构的正面形成有混合键合结构,在待键合的第二晶圆结构的背面预先形成背连线以及混合键合结构,通过第二晶圆结构背面的混合键合结构以及底层结构正面的混合键合结构实现晶圆结构的键合,在需要键合多个第二晶圆结构时,在已键合的第二晶圆结构的正面形成混合键合结构,实现多个第二晶圆结构的键合。该方法通过预先在待键合的第二晶圆结构的背面形成背连线结构以及混合键合结构,降低器件失效的风险,并且制造时间短、生产效率高。
14
CN112071746A
晶圆键合方法
Substantial Examination
Publication/Patent Number: CN112071746A Publication Date: 2020-12-11 Application Number: 202010975666.4 Filing Date: 2020-09-16 Inventor: 陈俊宇     刘天建   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种晶圆键合方法,包括:提供载片晶圆,在载片晶圆表面形成保护层;提供器件晶圆,器件晶圆的正面与保护层之间通过粘结剂层键合;去除键合后的载片晶圆与器件晶圆周圈外露的粘结剂层;对键合后的器件晶圆的背面减薄;对减薄后的器件晶圆切边;刻蚀器件晶圆形成硅通孔。本发明先键合、减薄后再做切边,在载片晶圆表面形成保护层,在厚度方向上切至所述保护层。避免了先切边导致粘结剂层包裹切边台阶带来的问题,本发明减薄过程中粘结剂层不被磨削,不引入颗粒缺陷以及不会损害器件晶圆的焊盘以及研磨盘。边缘平整,后续薄膜沉积不产生空洞;保护层能很好保护载片晶圆,以避免在TSV(硅通孔)刻蚀过程中的损失。
15
CN110993518A
一种键合结构及其制造方法
Grant
Publication/Patent Number: CN110993518A Publication Date: 2020-04-10 Application Number: 201911319556.6 Filing Date: 2019-12-19 Inventor:   刘天建   叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/60 Abstract: 本发明提供一种键合结构及其制造方法,依次键合第n芯片结构,第n芯片结构包括至少一层芯片,芯片中形成有衬垫且暴露于芯片的侧边缘,在各裸片之上依次键合第n芯片结构,第n芯片结构之间具有第n间隙,当n为1时,至少部分衬垫暴露于第1间隙中,沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片上的衬垫的第1引线,当n>1时,至少部分第n‑1引线暴露于第n间隙中,沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n‑1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线,利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接,从而实现芯片之间的电连接,无需通过穿过衬底的金属连接孔实现芯片间的互连,也不需要占用芯片面积。
16
CN110993518B
一种键合结构及其制造方法
Grant
Publication/Patent Number: CN110993518B Publication Date: 2020-12-08 Application Number: 201911319556.6 Filing Date: 2019-12-19 Inventor:   刘天建   叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/60 Abstract: 本发明提供一种键合结构及其制造方法,依次键合第n芯片结构,第n芯片结构包括至少一层芯片,芯片中形成有衬垫且暴露于芯片的侧边缘,在各裸片之上依次键合第n芯片结构,第n芯片结构之间具有第n间隙,当n为1时,至少部分衬垫暴露于第1间隙中,沿第1间隙侧壁形成连接第1芯片结构的衬垫与裸片上的衬垫的第1引线,当n>1时,至少部分第n‑1引线暴露于第n间隙中,沿第n间隙侧壁形成连接第n芯片结构的衬垫与第n‑1引线的第n引线。该方法通过沿芯片结构之间的间隙侧壁形成引线,利用引线将芯片侧边缘的衬垫与裸片上的衬垫连接,从而实现芯片之间的电连接,无需通过穿过衬底的金属连接孔实现芯片间的互连,也不需要占用芯片面积。
17
CN110223922B
一种晶圆结构及其制造方法、芯片结构
Grant
Publication/Patent Number: CN110223922B Publication Date: 2020-12-11 Application Number: 201910497419.5 Filing Date: 2019-06-10 Inventor:   刘天建   叶国梁   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/48 Abstract: 本发明提供一种晶圆结构及其制造方法、芯片结构,在两片晶圆键合之后,在晶圆的背面形成贯穿该晶圆衬底的开口,而后,在开口下的介质层中形成凹凸结构,凹凸结构中的至少部分凹部贯穿至该晶圆中的互连层,在凹凸结构中进行填充形成衬垫之后,衬垫也同凹凸结构一样呈现凹凸排布。这样,就形成有具有凹凸表面的衬垫,在不增大衬垫占地面积的同时,有效增大了衬垫的接触表面积,进而,可以提高衬垫与焊球的结合力,避免焊球与衬垫之间由于结合力差而出现剥离而导致的焊球脱落,增加芯片的使用寿命。
18
CN111293109A
一种键合结构及其制造方法
Substantial Examination
Publication/Patent Number: CN111293109A Publication Date: 2020-06-16 Application Number: 202010115676.0 Filing Date: 2020-02-25 Inventor:   胡杏   刘天建   胡胜   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L25/065 Abstract: 本发明提供一种键合结构及其制造方法,由多层晶圆依次键合形成的晶圆堆叠,晶圆堆叠上阵列排布有芯片堆叠,所述芯片堆叠包括依次键合的多层芯片,芯片堆叠中形成有电引出结构,通过在芯片堆叠中形成电连接各层芯片中互连层的全引出结构,可以对整个芯片堆叠进行电性能测试,通过电连接的部分层芯片中的部分引出结构,可以对芯片堆叠中的部分层芯片进行电性能测试,和/或电连接单层芯片中互连层的单引出结构,可以对芯片堆叠中的单层芯片进行电性能测试,从而实现对芯片堆叠中单层或多层芯片的电性能测试,进而得到失效芯片的具体位置。
19
CN111599793A
半导体器件及其制造方法
Substantial Examination
Publication/Patent Number: CN111599793A Publication Date: 2020-08-28 Application Number: 202010450161.6 Filing Date: 2020-05-25 Inventor: 叶国梁     宋胜金   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/535 Abstract: 本发明提供了一种半导体器件及其制造方法,半导体器件包括至少一层辅助金属层,辅助金属层位于待互连的第一金属层与待互连的第二金属层之间;开孔暴露出辅助金属层的侧面;增大了露出的金属层的面积,从而增大互连层从开孔底部往上的填充速率,使开孔底部尽快填充形成互连层,避免填充互连层过程中顶部提前封口导致互连失败。互连层的顶面低于靠近互连层一侧的第一衬底的表面;互连层不形成在贯穿的第一衬底之间,确保了互连层与第一衬底之间的绝缘,且减小了待互连的第一金属层和待互连的第二金属层之间的配线距离,同时还减小了配线电容。