Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112420644A
包括低K介电层的半导体芯片
Public
Publication/Patent Number: CN112420644A Publication Date: 2021-02-26 Application Number: 202010316950.0 Filing Date: 2020-04-21 Inventor: 李瑌真   卢晙镛     韩正勋   赵允来   Assignee: 三星电子株式会社   IPC: H01L23/48 Abstract: 提供了一种半导体芯片,该半导体芯片包括:器件层,位于基底上,器件层包括多个半导体器件;布线结构和下布线间介电层,均位于器件层上,下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数;上布线间介电层,布置在下布线间介电层上;隔离凹陷,沿着基底的边缘布置,隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上,并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面;以及覆盖介电层,覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。
2
CN112349658A
半导体器件
Public
Publication/Patent Number: CN112349658A Publication Date: 2021-02-09 Application Number: 202010315686.9 Filing Date: 2020-04-21 Inventor:   申树浩   李瑌真   韩正勋   Assignee: 三星电子株式会社   IPC: H01L23/31 Abstract: 公开了一种半导体器件。所述半导体器件包括:层间绝缘层,设置在基底上;多个中部互连件,设置在层间绝缘层中;垫,设置在层间绝缘层上;上部互连件,设置在层间绝缘层上;保护绝缘层,覆盖垫的边缘、上部互连件以及垫与上部互连件之间的水平的间隙,保护绝缘层在垫上具有开口;以及凸块,设置在垫上,凸块在保护绝缘层上延伸并且从自顶向下的视图来看与上部互连件叠置。所述多个中部互连件中的在竖直方向上最靠近垫的中部互连件之中的至少一个中部互连件具有第一竖直厚度,垫具有为第一竖直厚度的两倍至100倍的第二竖直厚度,垫与上部互连件之间的所述间隙的长度为1μm或更大,并且保护绝缘层的上表面是平坦的。