Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN109767977B
半导体结构及其制造方法
Grant
Publication/Patent Number: CN109767977B Publication Date: 2021-03-26 Application Number: 201810014025.5 Filing Date: 2018-01-08 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/027 Abstract: 本公开提供一种半导体结构及其制造方法,该制造方法包含以下步骤:提供具有一第一区与一第二区定义于其上的一基板,形成一第一掩模结构于该基板上方,形成多个第一构件于该第一区的第一掩模结构中,形成一第二掩模结构于该第一掩模结构上方,同时形成多个第二构件于该第二区中的该第二掩模结构中与多个第三构件于该第一区中的该第二掩模结构中,以及将所述多个第二构件与所述多个第三构件转移至该第一掩模结构,以同时形成多个岛构件于该第一区中及多个线构件于该第二区中。该制造方法可在该第一区中形成复杂且精细的岛构件,且同时在第二区中形成细线构件因此缩短工艺期间。
2
CN110021519B
制造半导体装置的方法
Grant
Publication/Patent Number: CN110021519B Publication Date: 2021-02-05 Application Number: 201810435864.4 Filing Date: 2018-05-09 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/027 Abstract: 本发明公开了一种制造半导体装置的方法,包括在基板上形成第一图案化目标层,其中第一图案化目标层具有沿着第一方向延伸的多个第一开口;在第一图案化目标层之上形成图案化硬遮罩层,其中图案化硬遮罩层具有沿着第二方向延伸的多个第一凹槽和沿着第一方向延伸的多个第二凹槽;在图案化硬遮罩层之上形成图案化光阻层,其中图案化光阻层具有沿着第二方向延伸的多个条状结构和沿着第一方向延伸的多个块状结构;以及蚀刻图案化光阻层、图案化硬遮罩层、以及第一图案化目标层以形成第二图案化目标层。本发明的方法具有成本效益且能在目标层形成精细的图案。
3
CN112242364A
导电通孔结构
Substantial Examination
Publication/Patent Number: CN112242364A Publication Date: 2021-01-19 Application Number: 201910821908.1 Filing Date: 2019-09-02 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L23/48 Abstract: 本发明公开了一种导电通孔结构,包含第一介电层、导电垫、第二介电层以及重分布层。导电垫位于第一介电层中。第二介电层设置于第一介电层上,并具有开口。导电垫位于开口中。开口在第二介电层的上表面处具有第一宽度,开口在第二介电层的下表面处具有第二宽度。第一宽度与第二宽度具有差异,且此差异落在自约3微米至约6微米的范围中。重分布层自第二介电层的上表面延伸至导电垫。由于导电通孔结构的第二介电层的第一宽度大于第二介电层的第二宽度约3微米至约6微米,因此重分布层的材料不会在铝沉积工艺中聚集在开口的上端。换句话说,重分布层可具有较厚的侧壁。通过如此的结构,可增进导电通孔结构的电性连接品质。
4
CN112397394A
半导体结构及其制造方法
Substantial Examination
Publication/Patent Number: CN112397394A Publication Date: 2021-02-23 Application Number: 201911118812.5 Filing Date: 2019-11-15 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/48 Abstract: 本发明公开了一种半导体结构及其制造方法,半导体结构包括接合的第一部件及第二部件。第一部件包括第一介电层、第一导电结构及第一填充材料层。第一导电结构位于第一介电层中且包括第一导电线及其上的第一导电衬垫。第一填充材料层位于第一导电线上且围绕第一导电衬垫。第二部件包括第二介电层、第二导电结构及第二填充材料层。将第二介电层接合至第一介电层。第二导电结构位于第二介电层中,且包括接合至第一导电衬垫的第二导电衬垫。第二填充材料层围绕第二导电衬垫且与第二导电衬垫上的第二导电线接触。本发明的半导体结构的填充材料层围绕导电衬垫,能吸收来自导电结构膨胀而产生的应力。
5
CN112289772A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112289772A Publication Date: 2021-01-29 Application Number: 202010311207.6 Filing Date: 2020-04-20 Inventor: 黄则尧     Assignee: 南亚科技股份有限公司   IPC: H01L23/528 Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体基底、分开地位在该半导体基底上方的多个第一组导电部件、分别地相对应位在相邻对的所述第一组导电部件之间的多个第一组支撑柱体,以及分别地对应位在邻近该多个第一组支撑柱体的多个空间。
6
CN112310022A
半导体结构
Substantial Examination
Publication/Patent Number: CN112310022A Publication Date: 2021-02-02 Application Number: 202010441238.3 Filing Date: 2020-05-22 Inventor:   黄则尧   Assignee: 南亚科技股份有限公司   IPC: H01L23/48 Abstract: 本公开提供一种半导体结构。该半导体结构包括一半导体基底、至少一半导体元件、一第一穿基底通孔、一隔离层、一遮蔽层以及一第二穿基底通孔。该基底具有一前表面以及一后表面。该第一穿基底通孔设置在该基底中。该隔离层围绕该第一穿基底通孔设置。该遮蔽层围绕该隔离层设置。该第二穿基底通孔邻近该第一穿基底通孔设置。该半导体元件设置在该基底的一元件区。该第一穿基底通孔通过该基底的该前表面与该后表面而暴露。该隔离层包含一电性隔离材料,并经由一接地层而接地。该第二穿基底通孔通过该基底的该前表面及该后表面而暴露。
7
CN112289773A
半导体元件及其制备方法
Substantial Examination
Publication/Patent Number: CN112289773A Publication Date: 2021-01-29 Application Number: 202010311502.1 Filing Date: 2020-04-20 Inventor: 黄则尧     Assignee: 南亚科技股份有限公司   IPC: H01L23/528 Abstract: 本公开提供一种半导体元件及其制备方法。该半导体元件具有一半导体基底、多个第一组导电部件、多个隔离区块、多个第一组支撑柱体以及多个空间,该多个第一组导电部件分开地设置在该半导体基底上方,该多个隔离区块分别地对应设置在相邻对的该多个第一组导电部件之间,该多个第一组支撑柱体分别地对应设置在相邻对的该多个第一组导电部件之间,且分别地对应设置在该多个隔离区块上方,该多个空间分别地对应设置在邻近该多个第一组支撑柱体,且分别地对应设置在该多个隔离区块上方。
8
CN109427766B
半导体图案及其制备方法
Grant
Publication/Patent Number: CN109427766B Publication Date: 2021-01-26 Application Number: 201711099018.1 Filing Date: 2017-11-09 Inventor: 施江林     Assignee: 南亚科技股份有限公司   IPC: H01L27/02 Abstract: 本公开提供一种半导体图案及其制备方法。该半导体图案包括一基底;多个第一半导体结构,设置在该基底上方;多个第二半导体结构,设置在该基底上方;以及一半导体框架结构,设置在该基底上方。该第一半导体结构和该第二半导体结构交替排列。该半导体框架结构环绕该第一半导体结构和该第二半导体结构。该第一半导体结构包括一第一长度,该第二半导体结构包括一第二长度,且该第一半导体结构的该第一长度小于该第二半导体结构的该第二长度。本公开提供的半导体图案及其制备方法可以降低工艺的时间跟成本。
9
CN112563238A
半导体装置
Substantial Examination
Publication/Patent Number: CN112563238A Publication Date: 2021-03-26 Application Number: 201911025761.1 Filing Date: 2019-10-25 Inventor:   黄则尧   Assignee: 南亚科技股份有限公司   IPC: H01L23/522 Abstract: 本发明公开了一种半导体装置,包含半导体基板、多个存储柱状结构以及支撑层。半导体基板具有晶格区以及虚设区,且虚设区围绕晶格区。存储柱状结构位于半导体基板的晶格区上方。支撑层位于半导体基板上方并连接存储柱状结构,且具有位于晶格区上方的多个第一开口形状以及多个第二开口形状。第一数量的存储柱状结构围绕每一个第一开口形状,且第二数量的存储柱状结构围绕每一个第二开口形状。第一数量的存储柱状结构不同于第二数量的存储柱状结构,且第一开口形状的至少一个以及第二开口形状的至少一个位于晶格区的中心部分上方,以确保所有的第一开口形状及第二开口形状皆位于晶格区中而并未延伸至虚设区中。
10
CN112435978A
半导体装置及其制造方法
Substantial Examination
Publication/Patent Number: CN112435978A Publication Date: 2021-03-02 Application Number: 201910821879.9 Filing Date: 2019-09-02 Inventor: 黄圣富     Assignee: 南亚科技股份有限公司   IPC: H01L23/492 Abstract: 本发明公开了一种半导体装置及其制造方法,半导体装置包含第一半导体晶圆、第二半导体晶圆以及第一导电通道。第一半导体晶圆包含第一基板以及设置在第一基板的顶面的至少一个第一导电层。第二半导体晶圆设置在第一半导体晶圆上。第二半导体晶圆包含第二基板以及设置在第二基板的顶面的第一导电垫。第一导电通道由第一导电垫延伸至第一导电层。如此一来,第一半导体晶圆的半导体元件可通过第一导电通道电性连接第二半导体晶圆的半导体元件。
11
CN112185933A
包括重布局层的微电子装置
Substantial Examination
Publication/Patent Number: CN112185933A Publication Date: 2021-01-05 Application Number: 202011050422.1 Filing Date: 2015-09-22 Inventor:   姜序   施能泰   Assignee: 美光科技公司   IPC: H01L23/538 Abstract: 本发明公开了一种包括重布局层的微电子装置。该微电子装置包含基板、第一连接件、重布局层、第二连接件以及晶片。第一连接件设置于基板上。重布局层直接设置于第一连接件上,并借由第一连接件连接至基板。重布局层包含阻挡层以及位于阻挡层上的金属层。第二连接件直接设置于重布局层上,且晶片借由第二连接件连接至重布局层。借此,本发明的封装体结构及其制备方法去除硅穿孔,并省略硅基板的研磨工艺,故具有简单的制备流程以及低制备成本。
12
CN110854059A
半导体结构的制备方法
Substantial Examination
Title (English): Preparation of Semiconductor Structure
Publication/Patent Number: CN110854059A Publication Date: 2020-02-28 Application Number: 201811560751.3 Filing Date: 2018-12-20 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/762 Abstract: 本公开提供一种半导体结构的制备方法。该制备方法包括下列步骤:提供一基底;形成多个第一沟槽、多个第二沟槽、多个第一岛状结构和多个第二岛状结构,其中每个该第一岛状结构与每个该第二岛状结构通过该第一沟槽隔开,所述多个第一岛状结构通过该第二沟槽彼此隔开,以及所述多个第二岛状结构通过该第二沟槽彼此隔开;共形地形成一第一介电层,其覆盖每个该第一沟槽的一侧壁及一底部,以及覆盖每个该第二沟槽的一侧壁和一底部;形成一半导体层在该第一介电层上;执行一氧化将该半导体层转化为在每个该第一沟槽及每个该第二沟槽中的一半导体氧化物层;形成一第二介电层以填充所述多个第二沟槽。
13
CN111341761A
半导体结构
Substantial Examination
Publication/Patent Number: CN111341761A Publication Date: 2020-06-26 Application Number: 201910795804.8 Filing Date: 2019-08-27 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L25/065 Abstract: 一种半导体结构,包括一半导体单元、一个或多个接合结构、以及至少一个支撑件。该半导体单元包括至少一个通孔。该一个或多个接合结构设置在该半导体单元的上方并且电连接到该至少一个通孔。该至少一个支撑件设置在该半导体单元的上方。该至少一个支撑件是一金属块或一聚合物块,并且与该一个或多个接合结构间隔开。
14
CN110896048A
半导体结构的制备方法
Substantial Examination
Title (English): Preparation of Semiconductor Structure
Publication/Patent Number: CN110896048A Publication Date: 2020-03-20 Application Number: 201811392231.6 Filing Date: 2018-11-21 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/762 Abstract: 本公开提供一种半导体结构的制备方法。该制备方法包括下列步骤。提供一基底。形成多个第一沟渠在该基底中。形成一第一最初流动层在该多个第一沟渠中,其中该第一最初流动层的一上表面低于该多个第一沟渠的开口。在该第一最初流动层上实施一第一处理,以形成一第一介电层在该多个第一沟渠中。形成一第二最初流动层以填入该多个第一沟渠中。在该第二最初流动层上实施一第二处理,以形成一第二介电层在该多个第一沟渠中。
15
CN111293075A
半导体装置的精密互连形成方法
Substantial Examination
Publication/Patent Number: CN111293075A Publication Date: 2020-06-16 Application Number: 201910444283.1 Filing Date: 2019-05-27 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/768 Abstract: 本发明公开了一种半导体装置的精密互连形成方法,包含在位于介电层上的第一硬遮罩层及第二硬遮罩层上形成间隔物,其中第一硬遮罩层位于第二硬遮罩层与介电层之间;在第一硬遮罩层、第二硬遮罩层、以及介电层中形成第一通孔;氧化第一硬遮罩层环绕第一通孔的侧壁;在第二硬遮罩层中形成第二通孔;形成遮罩以覆盖位于第二通孔内的第一硬遮罩层;在第二硬遮罩层自间隔物及遮罩暴露的一部分、以及位于此部分的第二硬遮罩层下方的第一硬遮罩层及介电层形成线型沟槽;以及在线型沟槽及第一通孔中形成导电材料。因此,半导体装置的精密互连形成方法可形成具有精密图案的互连结构,且可达到具有微小节距的精密互连中的金属线及导电通孔的对准。
16
CN109411334B
半导体元件的精细线图案形成方法
Grant
Publication/Patent Number: CN109411334B Publication Date: 2020-06-09 Application Number: 201711147925.9 Filing Date: 2017-11-17 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/027 Abstract: 本发明公开了一种半导体元件的精细线图案形成方法,包含:在设置于目标层上的至少一个下硬遮罩层上形成多个下线性核心结构;在下硬遮罩层上形成间隔层以覆盖下线性核心结构;在间隔层上形成上硬遮罩层;薄化上硬遮罩层以暴露间隔层的部位;以及移除间隔层经暴露的部位以在下硬遮罩层上形成多个线图案。借此,可有效地形成具有小于微影工艺的最小解析度的狭小间距的精细线图案。
17
CN111769093A
使用埋入式架桥硅穿通孔内连件的半导体封装
Substantial Examination
Publication/Patent Number: CN111769093A Publication Date: 2020-10-13 Application Number: 202010661926.0 Filing Date: 2017-02-15 Inventor:   Assignee: 美光科技公司   IPC: H01L23/498 Abstract: 本发明涉及使用埋入式架桥硅穿通孔内连件的半导体封装。本发明公开了一种半导体封装,包含:一树脂模塑封装衬底,包含树脂模塑堆芯、多个贯穿树脂模塑堆芯的金属插塞、前侧重分布层结构,以及背侧重分布层结构;一架桥硅穿通孔内连件,埋设于树脂模塑堆芯内,其中架桥硅穿通孔内连件包含一硅基底部、一整体构成在硅基底部上的重分布层结构,以及多个设于硅基底部中的穿硅通孔;一第一半导体芯片及一第二半导体芯片,设于前侧重分布层结构上,其中第一半导体芯片与第二半导体芯片位于共平面。
18
CN111223819A
半导体结构及其制造方法
Substantial Examination
Publication/Patent Number: CN111223819A Publication Date: 2020-06-02 Application Number: 201910176785.0 Filing Date: 2019-03-08 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L23/31 Abstract: 本公开提供一种半导体结构及其制造方法。该半导体结构包括一基底、一晶粒、一封胶、一介电层、一导电通孔以及一金属条带。该晶粒设置在该基底的上方。该封胶围绕该晶粒。该介电层设置在基底的上方并且围绕该晶粒和该封胶。该导电通孔延伸穿过该介电层。该金属条带延伸穿过该介电层并沿该介电层延伸,以至少部分地围绕该晶粒。
19
CN111146088A
半导体结构的制备方法
Substantial Examination
Publication/Patent Number: CN111146088A Publication Date: 2020-05-12 Application Number: 201910338995.5 Filing Date: 2019-04-25 Inventor:   Assignee: 南亚科技股份有限公司   IPC: H01L21/311 Abstract: 本公开提供一种半导体结构的制备方法。该制备方法包括下列步骤。具有第一掩模与第二掩模的掩模堆叠,形成在基底上。形成多个第三掩模。形成具有多个第一开口的图案层。经由各第一开口与各第三掩模以移除第二掩模的对应部分,进而形成多个第二开口;经由各第二开口以暴露出第一掩模的对应部分。在各第二开口中形成多个自校准保护结构。移除经由各第三掩模而暴露出的第二掩模的对应部分,以形成多个第三开口,且经由各第三开口而暴露出第一掩模的对应部分。移除第一掩模的对应部分以形成复合硬掩模。经由复合硬掩模蚀刻基底以形成多个凹陷处。