| No. | Publication Number | Title | Publication/Patent Number Publication/Patent Number |
Publication Date
Publication Date
|
Application Number Application Number |
Filing Date
Filing Date
|
Inventor Inventor | Assignee Assignee |
IPC
IPC
|
|||||
|
1 | CN110223958B |
半导体器件及其制造方法
Grant
|
Publication/Patent Number: CN110223958B | Publication Date: 2021-03-26 | Application Number: 201910533632.7 | Filing Date: 2019-06-19 | Inventor： 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/768 | Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：量测两组晶圆中的每片所述晶圆的至少两个位置的厚度值；计算每片所述晶圆的其他所述位置与所述晶圆的基准位置之间的厚度差值；以及，将一组中的所有晶圆按照同一个其他所述位置对应的所述厚度差值从大到小顺序排列，将另一组中的所有晶圆按照同一个其他所述位置对应的所述厚度差值从小到大的顺序排列，并在所述顺序排列下将所述一组中的各片晶圆与所述另一组中对应的排序相同的晶圆进行键合，以形成相应的晶圆键合结构。本发明的技术方案使得晶圆键合结构的不同位置之间的厚度差异减小，能够提高键合后的工艺及其形成的结构的性能，进而使得产品良率得到提高。 | |||
|
|
2 | CN112599483A |
半导体器件及其制作方法、芯片
Public
|
Publication/Patent Number: CN112599483A | Publication Date: 2021-04-02 | Application Number: 202011459629.4 | Filing Date: 2020-12-11 | Inventor： 叶国梁 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L23/48 | Abstract: 本发明提供一种半导体器件及其制作方法、芯片，包括：提供至少一调整晶圆，所述调整晶圆具有衬底以及自一贯穿开口延伸以贯穿所述衬底的硅通孔，所述硅通孔中填充有互连层，所述互连层具有拉伸应力；在所述调整晶圆的临近所述贯穿开口的一侧表面形成第一高压缩应力介质层，所述第一高压缩应力介质层的应力小于‑200MPa。第一高压缩应力介质层具有压缩应力，第一高压缩应力介质层的压缩应力使调整晶圆发生的形变与硅通孔中的互连层使调整晶圆发生的形变相反，以中和硅通孔中的互连层引起的调整晶圆形变，有效减小调整晶圆的翘曲程度，避免调整晶圆翘曲失控的问题，进而提高产品的稳定性良率。 | |||
|
|
3 | CN112509915A |
半导体器件及其制作方法、芯片键合结构
Substantial Examination
|
Publication/Patent Number: CN112509915A | Publication Date: 2021-03-16 | Application Number: 202011378733.0 | Filing Date: 2020-11-30 | Inventor： 曾甜 占迪 刘天建 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本发明提供了一种半导体器件及其制作方法、芯片键合结构，包括：提供键合的第一晶圆和第二晶圆；形成位于第二衬底上的图形化的绝缘层，图形化的绝缘层具有均暴露出第二衬底的第一开孔和辅助开孔；形成保护层，保护层填充部分深度的辅助开孔以及覆盖第一开孔的侧壁；形成硅通孔；形成第二金属层，第二金属层包括互连金属层和辅助金属层，互连金属层填充硅通孔且与第一金属层电连接；辅助金属层填充辅助开孔。本发明中，辅助金属层的形成工艺兼容了TSV工艺，不需要增加额外的工艺，在不增加成本的情况下形成辅助金属层，使第二晶圆表面的图形密度(金属分布密度)趋于均匀，提高了化学机械研磨均匀性，从而提高CMP后晶圆表面的平整度。 | |||
|
|
4 | CN112420645A |
半导体器件及其制作方法
Substantial Examination
|
Publication/Patent Number: CN112420645A | Publication Date: 2021-02-26 | Application Number: 202011279659.7 | Filing Date: 2020-11-16 | Inventor： 占迪 曾甜 叶国梁 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L23/48 | Abstract: 本发明提供了一种半导体器件及其制作方法中，第一开孔和待引出第一金属层沿第一晶圆的厚度方向在第一衬底上的投影无重叠；即形成第一开孔(TSV)的过程中不接触(暴露出)待引出第一金属层，本发明中的第一开孔(TSV)不同于常规工艺中的硅通孔(TSV)，避免了常规硅通孔(TSV)需要刻蚀停止在要引出的金属层上导致的金属层被过度损伤、溅射扩散等问题。所述待引出第一金属层分别通过第一再分布金属层和第一开孔中的第一互连层被引至第一晶圆厚度方向的上下两个端面上，第一晶圆形成双面开放式电连接结构，能够很好的与两侧键合的其他晶圆实现互连。 | |||
|
|
5 | CN112542378A |
半导体器件的制作方法及半导体器件
Substantial Examination
|
Publication/Patent Number: CN112542378A | Publication Date: 2021-03-23 | Application Number: 202011388107.X | Filing Date: 2020-12-01 | Inventor： 曾甜 占迪 叶国梁 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本发明公开了一种半导体器件的制作方法及半导体器件。所述方法包括：提供置顶晶圆，包括顶芯衬底；提供第一晶圆，包括第一衬底；将置顶晶圆与第一晶圆正面对正面相键合，并使置顶晶圆的正面朝上，第一晶圆的正面朝下；在第一衬底背面形成包括有第一互连层键合垫的第一互连层；提供第二晶圆；将第二晶圆的正面与第一互连层相键合，使第二晶圆结合至第一晶圆上，形成键合结构，第二晶圆的正面朝下；翻转键合结构，以将顶芯衬底背面置顶，并使所述第一晶圆的正面朝上，所述第二晶圆的正面朝上，并在顶芯衬底中形成焊盘引出点。本发明能够使置顶晶圆底部所有晶圆的正面都朝上，统一晶圆的电路设计和工艺流程，降低工艺复杂度，且提高结构灵活性。 | |||
|
|
6 | CN112201573A |
多层晶圆键合方法
Substantial Examination
|
Publication/Patent Number: CN112201573A | Publication Date: 2021-01-08 | Application Number: 202011052418.9 | Filing Date: 2020-09-29 | Inventor： 刘天建 叶国梁 曾甜 占迪 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆和第一载片晶圆；第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层和嵌设于第一介质层中的第一金属层；第一载片晶圆包括第一载片衬底及位于第一载片衬底的一侧表面的第一载片介质层；将第一待键合晶圆与第一载片晶圆键合，且第一介质层与第一载片介质层接触；在第一衬底远离第一介质层的一侧表面形成第二介质层与第一键合垫，且第一键合垫与第一金属层电连接；将第一待键合晶圆的第二介质层与一底晶圆键合；去除第一载片晶圆并将第一介质层与第二待键合晶圆键合。该方法能够提高晶圆与载片晶圆之间的对准精度，且二者键合的稳定性受温度影响较小。 | |||
|
|
7 | CN112397377A |
第一芯片与晶圆键合方法、芯片堆叠结构
Substantial Examination
|
Publication/Patent Number: CN112397377A | Publication Date: 2021-02-23 | Application Number: 202011281397.8 | Filing Date: 2020-11-16 | Inventor： 占迪 刘天建 曾甜 郭万里 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构，包括：提供第一层第一芯片，第一芯片包括第一金属层；提供晶圆，所述晶圆包括第二金属层；将第一芯片与晶圆键合；形成绝缘层和开孔，所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙；在第一芯片外围的绝缘层内形成开孔，互连结构位于开孔中，第一金属层、第二金属层和互连结构三者电连接，实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV，降低了第一芯片内部连线的设计难度，节省了第一芯片面积。无TSV结构，避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题，且不需考虑第一芯片厚度差异对通孔刻蚀的影响，降低了工艺难度。 | |||
|
|
8 | CN112201574A |
多层晶圆键合方法
Substantial Examination
|
Publication/Patent Number: CN112201574A | Publication Date: 2021-01-08 | Application Number: 202011056815.3 | Filing Date: 2020-09-29 | Inventor： 陈俊宇 叶国梁 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本申请提供一种多层晶圆键合方法。该方法包括提供第一待键合晶圆，第一待键合晶圆包括第一衬底、位于第一衬底的一侧表面的第一介质层、嵌设于第一介质层中的第一金属层以及第一键合垫；在第一介质层远离第一衬底的一侧表面形成第一保护层，以覆盖第一键合垫；将第一待键合晶圆与第一载片晶圆键合，且第一保护层位于第一介质层与第一载片晶圆之间；在第一衬底远离第一介质层的一侧表面形成第二介质层与第二键合垫；通过第二键合垫将第一待键合晶圆与一底晶圆键合；去除第一载片晶圆及第一保护层，使第一键合垫暴露；以及通过第一键合垫将第一待键合晶圆与一第二待键合晶圆键合。该方法能够防止键合垫被键合胶污染，同时在去除键合胶的过程中，能够防止键合垫被损坏。 | |||
|
|
9 | CN112563194A |
半导体结构及其制造方法
Substantial Examination
|
Publication/Patent Number: CN112563194A | Publication Date: 2021-03-26 | Application Number: 202011412820.3 | Filing Date: 2020-12-04 | Inventor： 褚华斌 刘天建 叶国梁 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/768 | Abstract: 本发明提供一种半导体结构及其制备方法，其在形成由从衬底的第一表面朝向第二表面延伸的金属插塞的过程中，衬底发生翘曲使第一表面呈凹陷曲面，通过在衬底的第二表面形成第一介质层以产生与衬底翘曲方向相反的拉应力，以降低衬底的翘曲度，并使第一表面平整。进而减小半导体结构的应力，提升半导体结构的稳定性和可靠性。 | |||
|
|
10 | CN110211924B |
一种晶圆结构的制造方法
Grant
|
Publication/Patent Number: CN110211924B | Publication Date: 2021-01-22 | Application Number: 201910537572.6 | Filing Date: 2019-06-20 | Inventor： 胡杏 曾甜 占迪 刘天建 胡胜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/768 | Abstract: 本申请提供一种晶圆结构的制造方法，在第一晶圆和第二晶圆键合后，可以从第一晶圆的第一衬底进行刻蚀以形成硅通孔，然后进行绝缘层的沉积，使硅通孔的开口拐角处的绝缘层厚度大于硅通孔侧壁及底面上绝缘层的厚度，再进行绝缘层的各向异性刻蚀，直至去除硅通孔底面上的绝缘层，然后进行硅通孔的填充。硅通孔中的绝缘层对器件起到隔离和保护的作用，而硅通孔的开口拐角处的绝缘层厚度大于硅通孔的侧壁及底面上的绝缘层的厚度，在后续去除硅通孔底面上的绝缘层的过程中，即使对硅通孔的开口拐角处的绝缘层有所损耗，其厚度也不会偏薄，从而提高了硅通孔中绝缘层的可靠性，减少硅通孔的形成工艺对器件良率及性能的影响。 | |||
|
|
11 | CN112434946A |
一种配电网合环风险值计算方法、设备及存储介质
Substantial Examination
|
Publication/Patent Number: CN112434946A | Publication Date: 2021-03-02 | Application Number: 202011336840.7 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: G06Q10/06 | Abstract: 本发明涉及一种配电网合环风险值计算方法、设备及存储介质，方法包括：根据合环操作的位置确定出合环操作的后果严重程度、社会影响因数以及负荷重要性因数；根据所述后果严重程度、社会影响因数以及负荷重要性因数计算出合环的后果值；获取合环操作的操作因数，根据合环操作的操作因数计算出合环操作发生风险的概率值；根据所述后果值和概率值计算出合环的风险值。本发明解决了目前无法量化的评估合环风险的问题。 | |||
|
|
12 | CN112434080A |
一种配电网分析平台的数据获取方法、设备及存储介质
Substantial Examination
|
Publication/Patent Number: CN112434080A | Publication Date: 2021-03-02 | Application Number: 202011336855.3 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: G06F16/2458 | Abstract: 本发明涉及一种配电网分析平台的数据获取方法、设备及存储介质，方法包括：向云端服务器发起数据访问请求，其中，所述云端服务器的数量为多个，且每个云端服务器分别连接一个或者多个监测系统，并用于获取并存储与其连接的监测系统监测的配电网运行数据；当所述数据访问请求通过时，获取所述云端服务器反馈的监测数据；对所述监测数据进行解密，并对解密后的监测数据进行格式转换；将格式转换后的数据进行可视化处理，以实现对监测系统监测的配电网运行数据的展示。本发明解决了目前由于配电网分析平台需要存储和维护所有监测数据而导致的分析平台负荷过大的问题。 | |||
|
|
13 | CN112434947A |
一种配电网智能评估方法、设备及存储介质
Substantial Examination
|
Publication/Patent Number: CN112434947A | Publication Date: 2021-03-02 | Application Number: 202011336869.5 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: G06Q10/06 | Abstract: 本发明涉及一种配电网智能评估方法、设备及存储介质，方法包括：获取配电网的若干个历史监测数据，并从中提取出与故障类型对应的故障征兆特征，以故障征兆特征及其对应的故障类型作为训练集；利用BP神经网络对训练集进行训练，建立故障征兆特征与其对应的故障类型发生的概率之间的神经网络模型；采用改进层次分析法和安全评估指标体系为各个故障类型赋予权重；获取当前监测数据，计算出当前监测数据中的故障征兆特征对应的故障类型发生的概率；根据当前监测数据中的故障征兆特征对应的故障类型发生的概率、故障类型的权重以及安全评估指标体系对配电网进行风险评估。本发明解决了目前无法根据故障征兆特征来对配电网进行风险评估的问题。 | |||
|
|
14 | CN112491048A |
一种合环电流计算方法、装置、设备及存储介质
Substantial Examination
|
Publication/Patent Number: CN112491048A | Publication Date: 2021-03-12 | Application Number: 202011336850.0 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: H02J3/00 | Abstract: 本发明涉及一种合环电流计算方法、装置、设备及存储介质，方法包括：建立合环运行的等效模型，其中，所述等效模型为开环运行模式与合环点两侧具有附加电压源作用的结果叠加后的模型；在简化条件下对合环的配电网进行潮流计算，以得到合环点两侧的电压矢量差，并将所述电压矢量差作为等效电压源；计算合环支路的等效总阻抗；根据所述等效电压源和所述等效总阻抗，计算合环点两侧电压差引起的环流；根据配电网的潮流数据计算出合环前的开环电流；将合环点两侧电压差引起的环流与所述开环电流叠加得到合环稳态电流，并根据所述合环稳态电流计算出合环冲击电流。本发明解决了目前工作人员在合环操作时缺少准确有效的合环电流数据支持的问题。 | |||
|
|
15 | CN112510698A |
一种配电网可开放容量评估方法及装置
Substantial Examination
|
Publication/Patent Number: CN112510698A | Publication Date: 2021-03-16 | Application Number: 202011341401.5 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: H02J3/00 | Abstract: 本发明涉及一种配电网可开放容量评估方法及装置，方法包括：获取电网参数，根据电网参数确定各个主变之间的联络关系；根据各个主变之间的联络关系以及主变N‑1校验规则建立配电网最大供电能力模型；采用线性规划软件对所述最大供电能力模型进行求解；根据求解后的最大供电能力模型以及馈线N‑1检验规则建立馈线可开放容量计算模型；结合馈线段当前负荷特征，利用所述馈线可开放容量计算模型得出馈线的可开放容量。本发明解决了目前配电网可开放容量无法准确确认的问题。 | |||
|
|
16 | CN112491046A |
一种负载接入位置决策方法、装置、设备及存储介质
Substantial Examination
|
Publication/Patent Number: CN112491046A | Publication Date: 2021-03-12 | Application Number: 202011336821.4 | Filing Date: 2020-11-25 | Inventor： 金昭 成传智 蔡得志 郑红梅 王澜 闵凯 李媛 曾甜 | Assignee: 国网湖北省电力有限公司咸宁供电公司 | IPC: H02J3/00 | Abstract: 本发明涉及一种负载接入位置决策方法、装置、设备及存储介质，方法包括：获取各个负载接入位置对配电网的多个影响结果；根据预设的基准影响结果计算出各个负载接入位置的影响权重系数，以得到负载接入位置与其对应的影响结果之间的权重系数树；根据所述权重系数树选取出若干个影响权重系数小于预设值的负载接入位置；判断当前负载接入位置是否为选取出的负载接入位置中的一个，如果不是，则对当前负载接入位置进行优化处理。本发明解决了目前无法科学的对负载接入位置进行决策的问题。 | |||
|
|
17 | CN109148362B |
半导体器件及其制作方法
Grant
|
Publication/Patent Number: CN109148362B | Publication Date: 2020-06-16 | Application Number: 201810990657.5 | Filing Date: 2018-08-28 | Inventor： 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/768 | Abstract: 本发明提供了一种半导体器件及其制作方法。本发明在第二晶圆的第二金属层上方形成统一金属层，所述统一金属层与所述第二金属层电连接，并且，所述统一金属层与所述第一金属层的材质相同，如此一来，后续形成的TSV孔同时暴露出的统一金属层和第一金属层材质是相同的，刻蚀工艺时比较容易控制过刻蚀的程度，并且可以避免清洗工艺时清洗剂的交叉污染。另外，互连层与所述第一金属层和所述统一金属层电连接时，由于统一金属层与所述第一金属层的材质相同，互连层与二者的接触性能较好。 | |||
|
|
18 | CN110189985B |
一种键合结构及其制造方法
Grant
|
Publication/Patent Number: CN110189985B | Publication Date: 2020-10-30 | Application Number: 201910532042.2 | Filing Date: 2019-06-19 | Inventor： 曾甜 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/02 | Abstract: 本申请提供一种键合结构及其制造方法中，在进行第n片晶圆与第n‑1片晶圆的键合时，可以从第n片晶圆的键合面进行第一边缘修整，第一边缘修整的宽度为W，随着n的增大，第一边缘修整宽度可以逐渐增大，这是因为在晶圆边缘部位，通常不够平整，导致晶圆在键合时存在缝隙，在对晶圆进行边缘修整后，可以去除第n片晶圆的边缘处不平整的部分，将第n片晶圆的键合面朝向第n‑1片晶圆的键合面，进行第n片晶圆与第n‑1片晶圆的键合，降低晶圆键合界面之间存在缝隙的可能，提高晶圆间的键合强度，再进行第n片晶圆衬底的减薄，以形成第n‑1晶圆堆叠，由于相邻晶圆之间的键合强度较大，因此形成的晶圆堆叠的可靠性较高，裂片的风险较低。 | |||
|
|
19 | CN110828372A |
金属引线、半导体器件及其制作方法
Substantial Examination
Title (English):
Metal leads, semiconductor devices and their fabrication methods
|
Publication/Patent Number: CN110828372A | Publication Date: 2020-02-21 | Application Number: 201911095493.0 | Filing Date: 2019-11-11 | Inventor： 曾甜 胡杏 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/768 | Abstract: 本发明提供了一种金属引线、半导体器件及其制作方法，首先同时形成第一凹槽与布线层凹槽，接着形成第二凹槽，所述第二凹槽与所述第一凹槽连通，之后填充导电材料在第一凹槽、第二凹槽的过程中同时填充布线层凹槽，在形成导电结构的同时形成布线层，不需要再额外开孔将导电结构引出，也不需要在沉积铝层之后再刻蚀形成布线层，节省了两张掩膜板，节约了生产成本。 | |||
|
|
20 | CN111840087A |
一种胃管固定装置
Substantial Examination
|
Publication/Patent Number: CN111840087A | Publication Date: 2020-10-30 | Application Number: 202010751339.0 | Filing Date: 2020-07-30 | Inventor： 李俊稷 曾甜 | Assignee: 中国人民解放军陆军军医大学第一附属医院 | IPC: A61J15/00 | Abstract: 本发明涉及医疗器械技术领域，具体为一种胃管固定装置，包括可套设在胃管上的套筒，套筒内壁上设置有气囊，气囊连通有给气囊充气的充气机构，套筒外壁上连接有鼻夹。本发明能够稳定的固定胃管，避免胃管松脱，还能够收纳和固定胃管的外端，并对胃管的外端进行消毒。解决了现有固定方式易导致胃管松脱和胃管外端不使用时易被污染的问题。 |
3.Current Quota