Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112490180A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112490180A Publication Date: 2021-03-12 Application Number: 201910866417.9 Filing Date: 2019-09-12 Inventor: 张田田   张浩     荆学珍   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 一种半导体结构及其形成方法,包括:提供衬底,所述衬底内具有半导体材料结构;在衬底表面形成介质层,所述介质层内具有暴露出半导体材料结构顶部表面的第一开口;在第一开口侧壁表面形成绝缘层,绝缘层内掺杂有改性离子;在半导体材料结构表面、以及介质层顶部表面形成初始接触层;在初始接触层表面形成保护层;在保护层顶部表面以及绝缘层的侧壁表面形成填充第一开口的导电插塞;进行退火处理,使绝缘层、改性离子以及导电插塞反应,在导电插塞的侧壁表面形成阻挡层。在本发明的技术方案中,形成阻挡层的厚度降低,减小了占据导电插塞与保护层形成的空间,有效增大了导电插塞、保护层与接触层之间的接触面积,进而减小了接触电阻。
2
CN112397442A
半导体器件及其形成方法
Substantial Examination
Publication/Patent Number: CN112397442A Publication Date: 2021-02-23 Application Number: 201910744276.3 Filing Date: 2019-08-13 Inventor: 张田田   荆学珍   童哲源     于海龙   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 本发明提供一种半导体器件及其形成方法,其形成方法,包括:提供基底,所述基底上具有层间介质层;刻蚀所述层间介质层形成接触孔,所述接触孔暴露出所述基底表面;在所述接触孔内的所述基底上形成阻挡层;在所述阻挡层上形成金属层,且所述金属层填充满所述接触孔。本发明利用阻挡层中的离子能够较好地吸附这种电负性较大的离子,因此阻挡层能够起到有效地阻挡电负性较大的离子发生扩散,从而避免电负性较大的离子扩散,减少对半导体器件造成损伤,从而使得形成的半导体器件的性能得到提高。
3
CN112349652A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112349652A Publication Date: 2021-02-09 Application Number: 201910733492.8 Filing Date: 2019-08-09 Inventor: 张浩   荆学珍   谭晶晶   张田田     许增升   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 一种半导体结构及其形成方法,其中方法包括:提供基底,基底表面具有介质层;在介质层内形成开口,且开口底部暴露出部分基底表面;在开口底部和侧壁表面、以及介质层表面形成材料膜;在材料膜表面形成阻挡膜;去除开口底部的阻挡膜,在开口侧壁表面和介质层表面形成初始阻挡层;形成初始阻挡层之后,在开口内以及介质层表面形成导电材料膜;采用退火工艺,使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应,在开口底部形成接触层;形成接触层之后,平坦化导电材料膜、初始阻挡层以及材料膜,直至暴露出介质层表面,在开口侧壁形成阻挡层和位于阻挡层表面的插塞,且插塞位于接触层表面。所述方法形成的半导体结构的性能较好。