Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112447585A
半导体器件的形成方法
Substantial Examination
Publication/Patent Number: CN112447585A Publication Date: 2021-03-05 Application Number: 201910832664.7 Filing Date: 2019-09-04 Inventor: 张田田     谭晶晶   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 本发明提供一种半导体器件的形成方法,其形成方法包括:提供基底,所述基底上具有层间介质层;刻蚀所述层间介质层形成接触孔,所述接触孔暴露出所述基底表面;在所述接触孔的底部和侧壁上形成粘附层;采用选择性生长法在所述粘附层的底部和侧壁上形成金属籽层;在所述金属籽层上形成金属层,所述金属层填充满所述接触孔。本发明使得形成的金属层与接触孔之间具有较好的成形质量,保证形成的半导体器件具有良好的性能和良率。
2
CN112349651A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112349651A Publication Date: 2021-02-09 Application Number: 201910733254.7 Filing Date: 2019-08-09 Inventor: 张浩   荆学珍   谭晶晶   张田田     郭雯   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 一种半导体结构及其形成方法,其中方法包括:提供基底,所述基底表面具有第一介质层;在所述第一介质层内形成第一开口,且所述第一开口底部暴露出部分基底表面;在所述第一开口内形成初始第一插塞;回刻蚀所述初始第一插塞,在所述第一介质层内形成凹槽和位于凹槽底部的第一插塞;在所述凹槽内形成第二插塞,且所述第一插塞的材料和第二插塞的材料不同;在所述第二插塞和第一介质层表面形成第二介质层;刻蚀部分所述第二介质层,在所述第二介质层内形成第二开口,且第二开口底部暴露出第二插塞的顶部表面;在所述第二开口内形成第三插塞,且所述第三插塞底部和第二插塞表面相接触。所述方法形成的半导体结构的性能较好。
3
CN112349652A
半导体结构及其形成方法
Substantial Examination
Publication/Patent Number: CN112349652A Publication Date: 2021-02-09 Application Number: 201910733492.8 Filing Date: 2019-08-09 Inventor: 张浩   荆学珍   谭晶晶   张田田   肖张茹     Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L21/768 Abstract: 一种半导体结构及其形成方法,其中方法包括:提供基底,基底表面具有介质层;在介质层内形成开口,且开口底部暴露出部分基底表面;在开口底部和侧壁表面、以及介质层表面形成材料膜;在材料膜表面形成阻挡膜;去除开口底部的阻挡膜,在开口侧壁表面和介质层表面形成初始阻挡层;形成初始阻挡层之后,在开口内以及介质层表面形成导电材料膜;采用退火工艺,使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应,在开口底部形成接触层;形成接触层之后,平坦化导电材料膜、初始阻挡层以及材料膜,直至暴露出介质层表面,在开口侧壁形成阻挡层和位于阻挡层表面的插塞,且插塞位于接触层表面。所述方法形成的半导体结构的性能较好。