Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112420644A
包括低K介电层的半导体芯片
Public
Publication/Patent Number: CN112420644A Publication Date: 2021-02-26 Application Number: 202010316950.0 Filing Date: 2020-04-21 Inventor: 李瑌真   卢晙镛   崔慜贞   韩正   赵允来   Assignee: 三星电子株式会社   IPC: H01L23/48 Abstract: 提供了一种半导体芯片,该半导体芯片包括:器件层,位于基底上,器件层包括多个半导体器件;布线结构和下布线间介电层,均位于器件层上,下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数;上布线间介电层,布置在下布线间介电层上;隔离凹陷,沿着基底的边缘布置,隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上,并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面;以及覆盖介电层,覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。
2
CN112599488A
包括厚金属层的半导体器件
Public
Publication/Patent Number: CN112599488A Publication Date: 2021-04-02 Application Number: 202010704750.2 Filing Date: 2020-07-21 Inventor: 李周益   慎重垣   张志熏   韩正   李俊雨   Assignee: 三星电子株式会社   IPC: H01L23/498 Abstract: 提供了一种半导体器件,所述半导体器件包括设置在层间绝缘层中并且设置在基底上的多个中间互连件和多个中间插塞。上绝缘层设置在层间绝缘层上。第一上插塞、第一上互连件、第二上插塞和第二上互连件设置在上绝缘层中。所述多个中间互连件中的每个具有第一厚度。第一上互连件具有大于第一厚度的第二厚度。第二上互连件具有大于第一厚度的第三厚度。第三厚度是第一厚度的2倍至100倍。第二上互连件包括与第二上插塞的材料不同的材料。
3
CN112349658A
半导体器件
Public
Publication/Patent Number: CN112349658A Publication Date: 2021-02-09 Application Number: 202010315686.9 Filing Date: 2020-04-21 Inventor: 崔慜贞   申树浩   李瑌真   韩正   Assignee: 三星电子株式会社   IPC: H01L23/31 Abstract: 公开了一种半导体器件。所述半导体器件包括:层间绝缘层,设置在基底上;多个中部互连件,设置在层间绝缘层中;垫,设置在层间绝缘层上;上部互连件,设置在层间绝缘层上;保护绝缘层,覆盖垫的边缘、上部互连件以及垫与上部互连件之间的水平的间隙,保护绝缘层在垫上具有开口;以及凸块,设置在垫上,凸块在保护绝缘层上延伸并且从自顶向下的视图来看与上部互连件叠置。所述多个中部互连件中的在竖直方向上最靠近垫的中部互连件之中的至少一个中部互连件具有第一竖直厚度,垫具有为第一竖直厚度的两倍至100倍的第二竖直厚度,垫与上部互连件之间的所述间隙的长度为1μm或更大,并且保护绝缘层的上表面是平坦的。
4
CN110911372A
半导体装置
Public
Title (English): semiconductor device
Publication/Patent Number: CN110911372A Publication Date: 2020-03-24 Application Number: 201910874908.8 Filing Date: 2019-09-17 Inventor: 金东浩   徐在源   韩正   金东完   Assignee: 三星电子株式会社   IPC: H01L23/485 Abstract: 一种半导体装置,包括:半导体衬底,其包括芯片区域和芯片区域周围的边缘区域;半导体衬底上的下绝缘层;芯片区域上的下绝缘层上的芯片焊盘;设置在下绝缘层上以覆盖芯片焊盘的上绝缘层,上绝缘层和所述下绝缘层包括不同的材料;以及,在芯片区域上并连接到芯片焊盘的再分布芯片焊盘。上绝缘层包括在芯片区域上具有第一厚度的第一部分,在边缘区域上具有第二厚度的第二部分,以及在边缘区域上的第三部分,第三部分从第二部分延伸、与第一部分间隔开,并且具有远离第二部分而减小的厚度。第二厚度小于第一厚度。
5
CN110838478A
半导体器件
Public
Title (English): [计] semiconductor device
Publication/Patent Number: CN110838478A Publication Date: 2020-02-25 Application Number: 201910721140.0 Filing Date: 2019-08-06 Inventor: 韩正   金硕焕   金周东   卢晙镛   徐在源   Assignee: 三星电子株式会社   IPC: H01L23/544 Abstract: 一种半导体器件包括:半导体衬底,所述半导体衬底包括芯片区域和围绕所述芯片区域的边缘区域;下介电层和上介电层,所述下介电层和所述上介电层位于所述半导体衬底上;再分布芯片焊盘,所述再分布芯片焊盘穿透所述芯片区域中的所述上介电层并连接到芯片焊盘;工艺监测结构,所述工艺监测结构位于所述边缘区域中;以及虚设元件,所述虚设元件位于所述边缘区域中并且具有比所述上介电层的上表面低的上表面。
6
CN110352347A
测量二次电池用电极中的孔隙分布的方法
Substantial Examination
Title (English): Method for measuring pore distribution in electrodes for secondary batteries
Publication/Patent Number: CN110352347A Publication Date: 2019-10-18 Application Number: 201880014563.2 Filing Date: 2018-05-29 Inventor: 韩正   Assignee: 株式会社LG化学   IPC: G01N23/207 Abstract: 本发明提供一种测量二次电池用电极中的孔隙分布的方法,该方法可以容易地测量二次电池用电极内部的孔隙分布。
7
CN109755214A
半导体器件
Substantial Examination
Title (English): [计] semiconductor device
Publication/Patent Number: CN109755214A Publication Date: 2019-05-14 Application Number: 201810832739.7 Filing Date: 2018-07-26 Inventor: 韩正   金成珍   卢晙镛   林宪俊   Assignee: 三星电子株式会社   IPC: H01L23/498 Abstract: 一种半导体器件包括:具有芯片区域和边缘区域的半导体基板;在半导体基板上的下电介质层;在芯片区域的下电介质层上的芯片焊盘;在下电介质层上的上电介质层,上电介质层包括暴露芯片区域上的芯片焊盘的第一开口和暴露边缘区域上的下电介质层的第二开口;以及连接到芯片焊盘的再分布焊盘。再分布焊盘包括在第一开口中的通路部分和从通路部分延伸到上电介质层上的焊盘部分。
8
CN110635774A
表面弹性波元件封装及其制造方法
Substantial Examination
Title (English): Packaging and Manufacturing Methods of Surface Elastic Wave Components
Publication/Patent Number: CN110635774A Publication Date: 2019-12-31 Application Number: 201910533085.2 Filing Date: 2019-06-19 Inventor: 龙俊佑   韩正   金奉秀   朴殷台   Assignee: 天津威盛电子有限公司   IPC: H03H3/02 Abstract: 本发明涉及一种表面弹性波元件封装及其制造方法,尤其涉及一种小型化表面弹性波元件封装的制造方法。
9
CN109698133A
包括钝化间隔物的半导体器件及其制造方法
Substantial Examination
Title (English): Semiconductor devices including passivation spacers and their fabrication methods
Publication/Patent Number: CN109698133A Publication Date: 2019-04-30 Application Number: 201811205075.8 Filing Date: 2018-10-16 Inventor: 洪智硕   尹灿植   文一荣   朴济民   李基硕   韩正   Assignee: 三星电子株式会社   IPC: H01L21/48 Abstract: 提供了一种包括钝化间隔物的半导体器件及其制造方法。制造半导体器件的方法包括提供衬底以及在所述衬底上形成层间绝缘层。所述方法包括在所述层间绝缘层中形成初步通孔。所述方法包括在所述初步通孔的内侧表面上形成钝化间隔物。所述方法包括使用所述钝化间隔物作为蚀刻掩模来形成通孔。所述方法包括在所述通孔中形成导电通路。所述钝化间隔物包括与包含在所述层间绝缘层中的绝缘材料不同的绝缘材料。
10
CN108666410A
表面声波晶片级封装及其所用的PCB的制造方法
Substantial Examination
Title (English): Fabrication of Surface Acoustic Wafer Level Encapsulation and pcb Used
Publication/Patent Number: CN108666410A Publication Date: 2018-10-16 Application Number: 201710193121.6 Filing Date: 2017-03-28 Inventor: 李勋龙   韩正   Assignee: 天津威盛电子有限公司   IPC: H01L41/047 Abstract: 公开一种表面声波晶片级封装,包括:基板;形成在所述基板上的叉指式换能器(IDT)电极;形成在所述基板上并且电连接到所述IDT电极的连接电极;印刷电路板(PCB),其具有形成在与所述连接电极对应的位置处的通孔、用于容纳所述IDT电极的中空部、和部分地附着到所述基板的底部;以及通过所述通孔电连接到所述连接电极的连接端子。
11
CN107785480A
包括SAW器件的RF模块、SAW器件以及它们的制造方法
Revocation
Title (English): rf modules including saw devices, saw devices and their fabrication methods
Publication/Patent Number: CN107785480A Publication Date: 2018-03-09 Application Number: 201710744525.X Filing Date: 2017-08-25 Inventor: 河宗秀   朴殷台   金奉秀   韩正   金昌德   Assignee: 天津威盛电子有限公司   IPC: H01L41/053 Abstract: 公开了一种射频(RF)模块,其包括:声表面波(SAW)器件,其包括压电基板、形成在所述压电基板的一个表面上的叉指式换能器(IDT)电极和输入/输出电极、以及接合到所述输入/输出电极的凸块;印刷电路板(PCB),其包括与所述输入/输出电极相对应的端子,并且所述SAW器件以将所述凸块接合到所述端子的方式安装在其上;模制部分,其覆盖所述SAW器件;以及坝部,其围绕所述IDT电极、所述输入/输出电极和所述凸块,以不允许形成所述模制部分的模制材料进入其中布置有所述IDT电极、所述输入/输出电极和所述凸块的空间。
12
CN109037198A
晶片级封装及其制造方法
Substantial Examination
Title (English): wafer level packaging and its manufacturing methods
Publication/Patent Number: CN109037198A Publication Date: 2018-12-18 Application Number: 201810586712.4 Filing Date: 2018-06-08 Inventor: 韩正   朴殷台   河真镐   龙俊佑   Assignee: 天津威盛电子有限公司   IPC: H01L25/065 Abstract: 适用本发明的晶片级封装,能够包括:基板,由电路图案部、在与电路图案部相隔一定距离的位置形成的衬板、配置在衬板一侧面上的焊板以及第一保护堤构成;以及印刷电路基板,由连接板以及第二保护堤构成;其中,上述基板和印刷电路基板能够通过上述焊板和上述连接板以及第一保护堤和第二保护堤相互粘合。通过适用本发明的晶片级封装及其制造方法,能够通过对工程进行简化而降低成本。此外,因为通过金属接合而实现焊接密封,因此能够提升其可靠性。
13
CN109037424A
晶片级封装及其制造方法
Substantial Examination
Title (English): wafer level packaging and its manufacturing methods
Publication/Patent Number: CN109037424A Publication Date: 2018-12-18 Application Number: 201810585187.4 Filing Date: 2018-06-08 Inventor: 韩正   朴殷台   河真镐   龙俊佑   Assignee: 天津威盛电子有限公司   IPC: H01L41/047 Abstract: 适用本发明的晶片级封装,能够包括:基板,包括焊板以及第一保护堤,在一侧面配置有多个电路图案部;印刷电路基板,配置有多个连接板、第二保护堤以及导通孔;以及连接部,与配置在上述印刷电路基板上的上述多个连接板中的一部分以及上述第二保护堤连接。通过适用本发明的晶片级封装及其制造方法,能够提升设计自由度并提升晶片级封装的可靠性。此外,通过本发明,能够在布线设计过程中省略桥接工程并借此简化制造工程并实现元件大小的小型化。
14
CN107689348A
半导体器件
Substantial Examination
Title (English): [计] semiconductor device
Publication/Patent Number: CN107689348A Publication Date: 2018-02-13 Application Number: 201710607147.0 Filing Date: 2017-07-24 Inventor: 张贤禹   朴正焕   R.卡帕甘图   金成镇   卢晙镛   韩正   金承洙   金成珍   李昭定   Assignee: 三星电子株式会社   IPC: H01L23/00 Abstract: 一种半导体器件包括衬底、第一绝缘层、数据存储元件、接触插塞和第一虚设坝。第一绝缘层在衬底上并包括焊盘区和与焊盘区相邻的外围区。数据存储元件在第一绝缘层的焊盘区上。接触插塞穿透外围区上的第一绝缘层。第一虚设坝穿透第一绝缘层并设置在数据存储元件与接触插塞之间。