Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112416848A
源芯片、目的芯片、数据传输方法及处理器系统
Substantial Examination
Publication/Patent Number: CN112416848A Publication Date: 2021-02-26 Application Number: 202011296358.5 Filing Date: 2020-11-18 Inventor: 梁岩   王文根   Assignee: 海光信息技术股份有限公司   IPC: G06F15/163 Abstract: 本申请提供一种源芯片、目的芯片、数据传输方法及处理器系统,包括数据编码模块以及驱动器,数据编码模块与驱动器连接;数据编码模块用于接收串行数据,对串行数据进行编码得到编码数据,并将编码数据传输至驱动器,其中,编码数据的任意相邻两个数据之间均有跳变延;驱动器用于接收编码数据,并将编码数据发往对端的目的芯片,以使对端的目的芯片根据任意相邻两个数据之间均有跳变延的编码数据,将编码数据恢复成串行数据。通过对串行数据的编码,使得编码数据通过跳变延的变化携带有时钟信号,与现有技术中不携带时钟信号,需对端的芯片自适应时钟相比,降低了恢复时钟的难度,减小了数据传输的延迟。
2
CN112667554A
数据包处理方法、装置、通信设备及存储介质
Public
Publication/Patent Number: CN112667554A Publication Date: 2021-04-16 Application Number: 201910984845.1 Filing Date: 2019-10-16 Inventor: 刘学彬   Assignee: 中兴通讯股份有限公司   IPC: G06F15/163 Abstract: 本发明实施例提供一种数据包处理方法、装置、通信设备及存储介质,通过接收待处理数据包并为待处理数据包从多核CPU包括的所有CPU核心中确定目标CPU核心,基于目标CPU核心为待处理数据包添加标签信息,其中,标签信息中包括目标CPU核心,将添加标签信息后的待处理数据包发送给指定CPU核心,指定CPU核心基于待处理数据包的标签信息将待处理数据包发送给目标CPU核心进行处理,在某些实施过程中,从多核CPU的所有CPU核心中选择目标CPU核心对待处理数据包进行处理,从而可以充分利用多核CPU的各CPU核心,提高了通信设备的数据处理性能。
3
CN112925739A
应用于众核芯片的通信方法、众核芯片及存储介质
Substantial Examination
Publication/Patent Number: CN112925739A Publication Date: 2021-06-08 Application Number: 202110295620.2 Filing Date: 2021-03-19 Inventor: 施路平   赵蓉   马骋   王冠睿   裴京   Assignee: 清华大学   IPC: G06F15/163 Abstract: 本公开涉及通信技术领域,尤其涉及一种应用于众核芯片的通信方法、众核芯片及存储介质。该方法应用于众核芯片,众核芯片至少包括第一时序簇和第二时序簇,第一时序簇和第二时序簇在工作周期上是异步的,第一时序簇中的功能核向第二时序簇中的功能核发送即时原语请求,即时原语请求用于指示第二时序簇中的功能核在第二时序簇的当前工作周期后返回即时原语应答;第一时序簇中的功能核接收到即时原语应答后,进行与第二时序簇中的功能核之间的数据传输。本公开实施例通过传输即时原语请求和应答机制,实现了众核芯片中异步时序簇之间的数据传输,减少了众核芯片中的整体等待时间,提高了计算效率和执行速度,提高了众核芯片的整体运行性能。
4
CN109902059B
一种CPU与GPU之间的数据传输方法
Grant
Publication/Patent Number: CN109902059B Publication Date: 2021-06-29 Application Number: 201910150473.2 Filing Date: 2019-02-28 Inventor: 吕孟桓   Assignee: 苏州浪潮智能科技有限公司   IPC: G06F15/163 Abstract: 本申请公开了一种CPU与GPU之间的数据传输方法,应用于GPU,能预先将多个线程与全局存储器中存储单元的对应关系发送到CPU,以便于CPU依据对应关系传输数据,在接收到CPU发送的数据后将数据存储到CPU指定的存储单元,最后调用多个线程并行读取全局存储器的数据。可见,该方法通过预先将存储单元与线程的对应关系发送给CPU,在后续数据传输过程中只需将数据存储到CPU指定的存储单元,即可避免为线程分配存储空间的计算过程,节省了GPU的运算资源,提高了数据传输效率。此外,本申请还提供了一种CPU与GPU之间的数据传输装置及图形处理系统,其作用与上述方法相对应。
5
CN112579508A
一种数据处理方法、数据处理装置、设备及存储介质
Substantial Examination
Publication/Patent Number: CN112579508A Publication Date: 2021-03-30 Application Number: 202011455360.2 Filing Date: 2020-12-10 Inventor: 张润萌   Assignee: 深圳市信锐网科技术有限公司   IPC: G06F15/163 Abstract: 本申请实施例公开了一种数据处理方法,所述方法包括:通过用户层构造数据,并将所述数据发送至内核层;通过所述内核层解析所述数据的通信协议类型,得到目标通信协议类型,并调用所述目标通信协议类型对应的目标总线驱动对所述数据进行处理;所述目标总线驱动以目标通信协议类型对应处理逻辑对所述数据进行处理;所述内核层支持至少两种通信协议类型;通过所述内核层将所述处理后的数据发送至物理层中的目标芯片。另外,本申请实施例还公开了一种数据处理装置、设备及存储介质。
6
CN112860616A
一种芯片、片间通信方法、电子设备和存储介质
Substantial Examination
Publication/Patent Number: CN112860616A Publication Date: 2021-05-28 Application Number: 202110127609.5 Filing Date: 2021-01-29 Inventor: 冷祥纶   周琳   张国栋   Assignee: 上海阵量智能科技有限公司   IPC: G06F15/163 Abstract: 本申请提出一种芯片、片间通信方法、电子设备和存储介质。其中,上述芯片可以包括片间通信链路单元,与上述片间通信链路单元连接的片间通信处理单元。其中,上述片间通信链路单元,用于接收与上述芯片连接的第一芯片发送的第一数据,并将上述第一数据发送至上述片间通信处理单元。上述片间通信处理单元,用于基于上述第一数据完成片间通信。
7
CN112882984A
运算装置与数据处理方法
Substantial Examination
Publication/Patent Number: CN112882984A Publication Date: 2021-06-01 Application Number: 202110219103.7 Filing Date: 2021-02-26 Inventor: 赖瑾   Assignee: 威盛电子股份有限公司   IPC: G06F15/163 Abstract: 一种运算装置包含至少一通用处理器、至少一辅助处理器以及至少一特殊应用处理器。该至少一通用处理器用于执行一应用程序,其中一数据处理工作的至少一部分的数据处理会从该至少一通用处理器被卸载出来。该至少一辅助处理器用于在无需该至少一通用处理器上所执行的该应用程序的介入之下,处理该数据处理的一控制流。该至少一特殊应用处理器用于在无需该至少一通用处理器上所执行的该应用程序的介入之下,处理该数据处理的一数据流。
8
CN109977068B
板间通信方法、装置及循环机芯
Grant
Publication/Patent Number: CN109977068B Publication Date: 2021-06-08 Application Number: 201910104320.4 Filing Date: 2019-02-01 Inventor: 蒋健波   王灿杰   Assignee: 广州广电运通金融电子股份有限公司   IPC: G06F15/163 Abstract: 本申请涉及一种板间通信方法、装置及循环机芯。其中,一种板间通信方法,包括以下步骤:在与主控模块于通信帧的第一时隙内完成握手和时隙同步、且于通信帧的第二时隙内接收到主控模块传输的控制指令时,基于控制指令、于通信帧的第三时隙内向运动模块传输运动状态控制信号;在于通信帧的第四时隙内获取到运动模块的工作状态信息时,于通信帧的第五时隙内处理工作状态信息,得到处理结果,并将处理结果传输给主控模块。本申请克服了基于异步单工方式实现板间通信时,只能进行开环控制,或通过增加额外的反馈回路以实现闭环控制的问题,从而提高了板间通信的稳定性;同时,避免了采用双工通信所导致的成本高等问题,从而降低了板间通信的成本。
9
US2021109888A1
PARALLEL PROCESSING BASED ON INJECTION NODE BANDWIDTH
Publication/Patent Number: US2021109888A1 Publication Date: 2021-04-15 Application Number: 16/642,483 Filing Date: 2017-09-30 Inventor: Vaidyanathan, Karthikeyan   Sridharan, Srinivas   Das, Dipankar   Assignee: Intel Corporation   IPC: G06F15/163 Abstract: A technique includes performing a collective operation among multiple nodes of a parallel processing computer system using multiple parallel processing stages. The technique includes regulating an ordering of the parallel processing stages so that an initial stage of the plurality of parallel processing stages is associated with a higher node injection bandwidth than a subsequent stage of the plurality of parallel processing stages.
10
CN112306945A
数据同步方法及装置以及相关产品
Substantial Examination
Publication/Patent Number: CN112306945A Publication Date: 2021-02-02 Application Number: 201910694672.X Filing Date: 2019-07-30 Inventor: 不公告发明人   Assignee: 安徽寒武纪信息科技有限公司   IPC: G06F15/163 Abstract: 本公开涉及一种数据同步方法及装置以及相关产品,所述产品包括控制模块,所述控制模块包括:指令缓存单元、指令处理单元和存储队列单元;所述指令缓存单元,用于存储所述人工神经网络运算关联的计算指令;所述指令处理单元,用于对所述计算指令解析得到多个运算指令;所述存储队列单元,用于存储指令队列,该指令队列包括:按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上方法,本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。
11
CN112445748A
一种面向微纳卫星的国产可控高可靠星务计算机
Substantial Examination
Publication/Patent Number: CN112445748A Publication Date: 2021-03-05 Application Number: 202011181739.9 Filing Date: 2020-10-29 Inventor: 郭权   李楠   刘肖姬   李文杰   陈路   倪枫   吕冰   Assignee: 北京时代民芯科技有限公司   北京微电子技术研究所   IPC: G06F15/163 Abstract: 一种面向微纳卫星的国产可控高可靠星务计算机,由国产高可靠的核心主控单元、可编程逻辑单元、存储单元、供电单元、接口单元和监控单元组成。主控单元基于SPARC V8体系结构,执行数据处理和任务调度;可编程逻辑单元由主控单元控制,用于灵活的可编程配置;存储单元挂载在主控单元上,负责对代码和数据的存储;供电单元实现电源保护以及电平转换,用于满足整个系统的供电需求;接口单元由主控单元和可编程逻辑单元的接口及外围电路组成,实现与星上其他分系统和载荷的通信;监控单元监测系统电压、电流、温度并反馈给主控单元。本发明面向微纳卫星应用,与传统星上计算机相比,采用国产可控器件,具有可靠性高、体积小、功耗低、灵活性佳等优点。
12
CN109408450B
一种数据处理的方法、系统、协处理装置和主处理装置
Grant
Publication/Patent Number: CN109408450B Publication Date: 2021-03-30 Application Number: 201811129587.0 Filing Date: 2018-09-27 Inventor: 朱峰   Assignee: 中兴飞流信息科技有限公司   IPC: G06F15/163 Abstract: 本发明实施例涉及大数据领域,公开了一种数据处理的方法、系统、协处理装置和主处理装置。本发明中的方法,应用于协处理装置,包括:接收主处理装置发送的处理请求、第一数据以及位置信息数据,其中,第一数据是由主处理装置对第二数据进行序列化处理后得到;根据位置信息数据,确定第一数据中每个待处理元素在存储空间中的位置;按照确定的每个待处理元素在存储空间中的位置,同时从存储空间中读取第一数据中的每个待处理元素;根据处理请求,对读取的每个待处理元素进行处理,并将处理结果传输至主处理装置。本发明的数据处理的方法,提高主处理装置与协处理装置之间的数据交换的速度,提高主处理装置对协处理装置的利用率。
13
CN112765086A
固态存储中一种基于cache一致性的软硬件交互方法
Substantial Examination
Publication/Patent Number: CN112765086A Publication Date: 2021-05-07 Application Number: 202011609146.8 Filing Date: 2020-12-30 Inventor: 陈国涛   Assignee: 北京泽石科技有限公司   泽石科技(武汉)有限公司   IPC: G06F15/163 Abstract: 本发明提出了固态存储中一种基于cache一致性的软硬件交互方法,其利用CPU自带的Cache一致性系统,实现CPU之间以及CPU和加速器之间的通讯,以较小面积和较低的功耗实现CPU之间以及CPU和加速器之间的通讯。
14
CN112925738A
电子系统、对应的操作方法和电子设备
Substantial Examination
Publication/Patent Number: CN112925738A Publication Date: 2021-06-08 Application Number: 202011439195.1 Filing Date: 2020-12-07 Inventor: G·卡瓦拉罗   Assignee: 意法半导体股份有限公司   IPC: G06F15/163 Abstract: 本公开的实施例涉及电子系统、对应的操作方法和电子设备。一种示例电子系统,包括第一设备、第二设备和时钟生成器电路。时钟生成器电路被配置成提供具有可选频率的时钟信号。第一设备包括与第一以太网接口耦合的第一处理电路,并且第二电子设备包括与第二以太网接口耦合的第二处理电路。第一设备和第二设备中的至少一项被配置成:根据第一设备和/或第二设备的操作参数、和/或根据在第一设备和第二设备之间所交换的帧的参数,确定时钟信号的频率,并且作用于时钟生成器电路,以在该频率处操作时钟生成器电路。
15
CN109739797B
一种电子设备
Grant
Publication/Patent Number: CN109739797B Publication Date: 2021-07-16 Application Number: 201811626859.8 Filing Date: 2018-12-28 Inventor: 杨华明   Assignee: 联想(北京)有限公司   IPC: G06F15/163 Abstract: 本申请公开了一种电子设备,所述电子设备包括:第一子电子设备、第二子电子设备和第一连接器;所述第一子电子设备包括至少一个基于第一通用外部接口的第一处理器;所述第二子电子设备包括至少一个基于第二通用外部接口的第二处理器;所述第一连接器用于连接所述第一处理器和所述第二处理器,以使所述第一处理器和所述第二处理器合并为第三处理器。
16
CN106815173B
一种数据发送和接收方法、装置及系统
Grant
Publication/Patent Number: CN106815173B Publication Date: 2021-03-19 Application Number: 201710076073.2 Filing Date: 2017-02-10 Inventor: 林伯融   Assignee: 联想(北京)有限公司   IPC: G06F15/163 Abstract: 本发明提供了一种数据发送和接收方法、装置及系统,数据发送方法用于第一处理器,方法包括:将待发送数据的数字信号转换为模拟信号;采用第一处理器和第二处理器之间时钟信号的信号通路,将该模拟信号发送至第二处理器。
17
CN109840240B
芯片、分布式计算装置及方法
Grant
Publication/Patent Number: CN109840240B Publication Date: 2021-05-04 Application Number: 201811649997.8 Filing Date: 2018-12-31 Inventor: 敖海   李晨   Assignee: 武汉芯动科技有限公司   IPC: G06F15/163 Abstract: 本发明公开一种芯片、分布式计算装置及方法。所述芯片至少提供数据通路及执行部;所述数据通路沿所述链路正向接收并且输出正向数据,沿所述链路反向输出执行数据和/或沿所述链路反向接收的反向数据;所述执行部根据任务执行所述数据通路接收的全部或部分所述正向数据并且生成所述执行数据。本发明能够在分布式计算场景下高效的发送应用到芯片并且收集芯片执行应用的结果。
18
CN112463709A
可配置的异构人工智能处理器
Substantial Examination
Publication/Patent Number: CN112463709A Publication Date: 2021-03-09 Application Number: 201910846890.0 Filing Date: 2019-09-09 Inventor: 廖群峰   王平   李建文   Assignee: 上海登临科技有限公司   IPC: G06F15/163 Abstract: 本发明的实施例提供了可配置的异构人工智能处理器,包括至少两种不同结构类型的计算单元及与每个计算单元对应的任务队列、存储单元和控制器;其中控制器将待处理的神经网络的计算图分解成多个计算子任务并分发至各个计算单元的相应任务队列中,设定各计算子任务之间的依赖关系,根据所设定的依赖关系实现各计算子任务之间的同步以及控制各计算子任务所涉及的数据在所述存储单元以及片外内存上的存取。本发明实施例的技术方案中采用片内异构的形式,由单个控制器统一调度和管理各架构的计算单元来处理不同的应用任务,使得人工智能处理器能灵活适应不同应用场景,不仅提高了可扩展性,也改善了处理不同任务的效率。
19
CN112328532A
多GPU通信的方法及装置、存储介质、电子装置
Substantial Examination
Publication/Patent Number: CN112328532A Publication Date: 2021-02-05 Application Number: 202011202092.3 Filing Date: 2020-11-02 Inventor: 龙斌   Assignee: 长沙景嘉微电子股份有限公司   长沙景美集成电路设计有限公司   IPC: G06F15/163 Abstract: 本申请实施例中提供了多GPU通信的方法及装置、存储介质、电子装置,其中所述方法用于在一个主GPU和多个从GPU之间进行通信,所述主GPU与每个所述从GPU之间通过高速互联总线进行一对一通信,包括接收图像处理任务;将所述图像处理任务分割,得到多个图像处理子任务;根据所述从GPU的个数分配所述多个图像处理子任务;接收所述从GPU对所述图像处理任务的处理结果;将所述处理结果合并后拼接得到目标图像。采用本申请中的方案,实现了GPU协同完成复杂的绘图以及计算任务。
20
CN112667555A
一种微控制单元的通信方法和装置
Grant
Publication/Patent Number: CN112667555A Publication Date: 2021-04-16 Application Number: 202110283479.4 Filing Date: 2021-03-17 Inventor: 魏庆   洪申平   沙宏磊   俞天野   沈虹   彭爱国   张晓华   康绍锋   邓仁杰   王文立   Assignee: 浙江飞旋科技有限公司   IPC: G06F15/163 Abstract: 本发明提供了一种微控制单元的通信方法和装置,涉及数据通信的技术领域,包括:获取待传输数据,并确定所述待传输数据的传输速度;基于所述传输速度,将所述待传输数据映射至预设收发表,其中,所述预设收发表包括:第一预设收发表和第二预设收发表,所述第一预设收发表的数据传输速度大于所述第二预设收发表的数据传输速度;利用所述预设收发表,将完成映射的待传输数据传输至从微控制单元,以使从微控制单元利用所述预设收发表对所述完成映射的待传输数据进行解析,得到所述待传输数据,其中,主微控制单元和从微控制单元中均设置有所述预设收发表,解决了现有技术中微控制单元之间的数据吞吐量和通信效率较低的技术问题。
Total 350 pages