| No. | Publication Number | Title | Publication/Patent Number Publication/Patent Number |
Publication Date
Publication Date
|
Application Number Application Number |
Filing Date
Filing Date
|
Inventor Inventor | Assignee Assignee |
IPC
IPC
|
|||||
|
1 | CN112289362A |
Nand存储器的CCI噪声预判均衡方法及相关设备
Public
|
Publication/Patent Number: CN112289362A | Publication Date: 2021-01-29 | Application Number: 202011167890.7 | Filing Date: 2020-10-27 | Inventor： 赵朔天 黎杨 段廷勇 于大治 | Assignee: 深圳电器公司 | IPC: G11C16/34 | Abstract: 本发明实施例公开一种Nand存储器的CCI噪声预判均衡方法及相关设备，对于受到CCI干扰的数据页，根据受CCI干扰的存储单元的阈值电压变化量预估值、第一预设映射关系对存储单元的阈值电压进行修正，将阈值电压修正至Nand存储器的多个参考电压中的一个电压。可以有效减少存储单元之间的CCI干扰现象，把CCI干扰对Nand存储器读写的影响降到最低，提高Nand存储器的数据准确性。 | |||
|
|
2 | CN107154275B |
半导体存储装置及输入数据的验证方法
Grant
|
Publication/Patent Number: CN107154275B | Publication Date: 2021-01-12 | Application Number: 201610533929.X | Filing Date: 2016-07-08 | Inventor： 小嶋英充 | Assignee: 华邦电子股份有限公司 | IPC: G11C16/34 | Abstract: 本发明提供一种半导体存储装置及输入数据的验证方法，能够对从外部端子导入内部的数据进行验证。本发明的半导体存储装置具备输入或输出数据的外部输入/输出端子、存储器阵列(110)以及页面缓冲器/读出电路(170)。页面缓冲器/读出电路(170)存储从外部输入/输出端子输入的输入数据，所存储的输入数据可编程至存储器阵列(110)中。进而，半导体存储装置具备比较电路(132)，该比较电路(132)对存储于页面缓冲器/读出电路(170)中的输入数据与从页面缓冲器/读出电路(170)读出的输入数据进行比较。据此，本发明技术方案能够验证输入数据是否被正确存储于数据存储部件中。 | |||
|
|
3 | CN112233715A |
用于存储器系统的维护操作
Substantial Examination
|
Publication/Patent Number: CN112233715A | Publication Date: 2021-01-15 | Application Number: 202010674972.4 | Filing Date: 2020-07-14 | Inventor： 陈宁 J·朱 朱方芳 Y·邰 | Assignee: 美光科技公司 | IPC: G11C16/34 | Abstract: 本申请案是针对用于存储器系统的维护操作。描述用于以下操作的方法、系统和装置：对存储器单元执行存取操作；基于对所述存储器单元执行所述存取操作而使第一计数器的值递增；确定所述第一计数器的所述经递增值满足阈值；基于确定所述第一计数器的所述经递增值满足所述阈值而使第二计数器的值递增；和基于确定所述第一计数器的所述经递增值满足所述阈值而对所述存储器单元执行维护操作。 | |||
|
|
4 | EP3472840B1 |
MANAGING REFRESH FOR FLASH MEMORY
|
Publication/Patent Number: EP3472840B1 | Publication Date: 2021-02-24 | Application Number: 17739376.6 | Filing Date: 2017-06-07 | Inventor： Shin, Hyunsuk Hardacker, Robert Vuong, Hung | Assignee: Qualcomm Incorporated | IPC: G11C16/34 | ||||
|
|
5 | CN108428467B |
读取电压追踪方法、存储器储存装置及控制电路单元
Grant
|
Publication/Patent Number: CN108428467B | Publication Date: 2021-01-12 | Application Number: 201710080861.9 | Filing Date: 2017-02-15 | Inventor： 林纬 许祐诚 刘安城 | Assignee: 群联电子股份有限公司 | IPC: G11C16/34 | Abstract: 本发明提供一种读取电压追踪方法、存储器储存装置及控制电路单元。所述方法包括获取对应多个电压调整值的多个检测读取电压，以及根据所述电压调整值获取最佳读取电压。所述获取检测读取电压的步骤包括根据第一电压调整值来调整第一检测读取电压以获取第二检测读取电压，以及根据第二电压调整值来调整第二检测读取电压以获取第三检测读取电压，其中第一检测读取电压为预设的检测读取电压，第一电压调整值为预设的电压调整值，第一电压调整值与第二电压调整值不同。 | |||
|
|
6 | CN112216330A |
用于执行非易失性存储器单元的存储器刷新的方法
Public
|
Publication/Patent Number: CN112216330A | Publication Date: 2021-01-12 | Application Number: 202010655695.2 | Filing Date: 2020-07-09 | Inventor： C·海森伯格 S·克莱默 | Assignee: 罗伯特·博世有限公司 | IPC: G11C16/34 | Abstract: 用于执行非易失性存储器单元的存储器刷新的方法。本发明涉及一种用于执行非易失性存储器单元的存储器刷新的方法，其中检查（210）所述存储器单元的一个或多个存储器区域是否具有错误，其中如果在所述检查（210）的过程中确定所述存储器单元的至少一个存储器区域具有错误，则根据预给定标准确定刷新时间点（220），在所述刷新时间点应当对至少一个有错误的存储器区域执行存储器刷新，以及其中在达到特定的刷新时间点时对所述至少一个有错误的存储器区域执行存储器刷新（230）。 | |||
|
|
7 | CN108231117B |
存储器装置
Grant
Assignment
|
Publication/Patent Number: CN108231117B | Publication Date: 2021-01-12 | Application Number: 201611204597.7 | Filing Date: 2016-12-23 | Inventor： 宋宏达 | Assignee: 力晶积成电子制造股份有限公司 | IPC: G11C16/06 | Abstract: 一种存储器装置。电流调整电路依据电源电压控制参考电流产生电路产生对应电源电压的参考电流，以使感测放大器产生对应电源电压的感测信号。处理电路依据感测信号判断存储格单元的存储器状态。 | |||
|
|
8 | CN107112048B |
用于基于阈值电压降档量的存储器单元的刷新编程的方法和设备
Grant
|
Publication/Patent Number: CN107112048B | Publication Date: 2021-02-02 | Application Number: 201580070728.4 | Filing Date: 2015-11-18 | Inventor： L.庞 董颖达 陈健 | Assignee: 桑迪士克科技有限责任公司 | IPC: G11C11/56 | Abstract: 提供了用于周期性地监测并调整电荷捕获存储器器件中的存储器单元的阈值电压电平的技术。当满足准则时，诸如基于通过特定的时间段，读取存储器单元以根据阈值电压(Vth)的降档量将它们分类成不同的子集。每个数据状态可以使用两个或多个子集。子集还可以包括使用误差校正码(ECC)解码来校正的单元。存储器单元的子集被刷新编程而不被擦除，其中与Vth降档成比例地提供Vth升档。刷新编程可以对每个子集使用固定的或自适应数量的编程脉冲。某些单元将不具有可检测的Vth降档或可以忽略的少量的Vth降档。这些单元不需要被刷新编程。 | |||
|
|
9 | CN112270946A |
存储器编程方法、装置及电子设备
Substantial Examination
|
Publication/Patent Number: CN112270946A | Publication Date: 2021-01-26 | Application Number: 202011176789.8 | Filing Date: 2020-10-29 | Inventor： 张超 吴真用 李海波 | Assignee: 长江存储科技有限责任公司 | IPC: G11C16/34 | Abstract: 本发明涉及一种存储器装置，其包括：包括多个存储单元的存储单元阵列；耦合至所述存储单元阵列的控制器，其被配置为：对所述存储单元阵列中的至少一组存储单元施加相同的验证电压，其中，所述一组存储单元至少包括要被编程至第一目标编程级别的第一存储单元和要被编程至高于所述第一目标编程级别的第二目标编程级别的第二存储单元；在经过第一验证时间段之后，获得针对第一存储单元的第一验证结果；以及在经过第二验证时间段之后，获得针对第二存储单元的第二验证结果，其中，所述第二验证时间段包含所述第一验证时间段。 | |||
|
|
10 | US2021020257A1 |
SEMICONDUCTOR DEVICE AND SENSOR APPARATUS
|
Publication/Patent Number: US2021020257A1 | Publication Date: 2021-01-21 | Application Number: 16/882,531 | Filing Date: 2020-05-24 | Inventor： Matsunami, Kazuhiro Shimazu, Katsuhiro | Assignee: FUJI ELECTRIC CO., LTD. | IPC: G11C16/34 | Abstract: To detect deterioration of a correction memory, provided is a semiconductor device including the correction memory that stores therein correction data for correcting a correction target; a correcting section that corrects a detection value of a sensor element, using correction data read from the correction memory; a diagnosing section that diagnoses the correction memory, using the correction data read from the correction memory; and a control section that controls reading conditions used when reading the correction data from the correction memory, wherein the control section causes a first reading condition, used when reading the correction data for correcting a correction target, to differ from a second reading condition, which is used when reading the correction data for the diagnosis. | |||
|
|
11 | CN103035295B |
一个晶体管的智能写入
Grant
Assignment
|
Publication/Patent Number: CN103035295B | Publication Date: 2021-02-12 | Application Number: 201110462564.3 | Filing Date: 2011-12-31 | Inventor： 范卡特拉曼·普拉哈卡 斐德列克·杰能 | Assignee: 经度快闪存储解决方案有限责任公司 | IPC: G11C16/34 | Abstract: 公开了一个晶体管的智能写入。逐列(逐个单元)地选择性地增加字线上特定非易失性存储单元的阈值电压。在某些单元上执行选择性编程，同时在其他单元上执行编程禁止，这使得全部单元具有在最小可接受值和最大可接受值之间的阈值电压。 | |||
|
|
12 | CN112331246A |
使用擦除信用监视快闪存储器擦除进展
Substantial Examination
|
Publication/Patent Number: CN112331246A | Publication Date: 2021-02-05 | Application Number: 202010772617.0 | Filing Date: 2020-08-04 | Inventor： G·卡列洛 F·罗里 辉俊胜 | Assignee: 美光科技公司 | IPC: G11C16/14 | Abstract: 本申请案涉及使用擦除信用监视快闪存储器擦除进展。使用擦除信用机制监视用于存储器装置的擦除操作的进展。在一个方法中，执行擦除操作以擦除存储器。监视在所述擦除操作中使用的擦除脉冲片段。确定与所述擦除操作相关联的擦除信用。所述擦除信用包含与所述擦除脉冲片段中的每一个相关联的擦除信用。基于所述擦除信用，确定所述存储器的擦除程度。响应于确定所述擦除程度已达到预定阈值，终止所述擦除操作。 | |||
|
|
13 | CN112201293A |
多层单元非易失性存储器的一种编程方法
Substantial Examination
|
Publication/Patent Number: CN112201293A | Publication Date: 2021-01-08 | Application Number: 202011095110.2 | Filing Date: 2020-10-18 | Inventor： 耿志远 陈惕生 | Assignee: 本征信息技术（上海）有限公司 | IPC: G11C16/10 | Abstract: 本发明提供了多层单元存储器的一种编程方法。在编程脉冲步骤中，根据单元目标状态或目标状态和当前状态调整单元的有效编程脉冲的时间，以降低编程所需要的编程脉冲步骤的数量，提高编程效率。本发明还提供了一种适用于多层单元NAND闪存的通过改变位线电压进行部分编程抑制，进而调整单元的有效编程脉冲的时间的方法。 | |||
|
|
14 | CN106920569B |
操作非易失性存储器设备的方法
Grant
|
Publication/Patent Number: CN106920569B | Publication Date: 2021-01-12 | Application Number: 201610902984.1 | Filing Date: 2011-05-31 | Inventor： 金武星 | Assignee: 三星电子株式会社 | IPC: G11C16/04 | Abstract: 本申请给出了非易失性存储器设备、存储系统和操作非易失性存储器设备的相关方法。在编程操作期间，非易失性存储器设备能够使用位线强制，并且还能够基于所评估的编程条件，从一组验证模式中选择验证模式以便在验证操作期间使用。 | |||
|
|
15 | CN105632558B |
包括多电平单元的存储器件及其操作方法
Grant
|
Publication/Patent Number: CN105632558B | Publication Date: 2021-01-12 | Application Number: 201510822283.2 | Filing Date: 2015-11-24 | Inventor： 朴贤国 尹治元 边大锡 | Assignee: 三星电子株式会社 | IPC: G11C16/26 | Abstract: 本申请公开了包括多电平单元的存储器件及其操作方法。操作存储器件的方法包括：通过多个感测操作相对于多电平单元执行第一读操作以确定第一状态；和通过多个感测操作相对于多电平单元执行第二读操作以确定第二状态。在第一读操作中在第一感测操作中使用的第一电压的电平与在第二感测操作中使用的第二电压的电平不同于在第二读操作中在第一感测操作中使用的第三电压的电平与在第二感测操作中使用的第四电压的电平之间的差。 | |||
|
|
16 | CN109686392B |
非易失性存储器装置及对其验证的错误补偿方法
Grant
Assignment
|
Publication/Patent Number: CN109686392B | Publication Date: 2021-01-15 | Application Number: 201711096802.7 | Filing Date: 2017-11-09 | Inventor： 蔡明璋 杜君毅 | Assignee: 力晶积成电子制造股份有限公司 | IPC: G11C16/08 | Abstract: 一种非易失性存储器装置及对其验证的错误补偿方法。非易失性存储器装置包括存储器区块、字线驱动器、位线电路以及控制器。存储器区块具备多个存储单元。当对所述存储单元进行第一程序化处理以及第一验证处理之后，控制器对所述存储单元的控制端进行反向读取，依据预定的程序化数据并藉由所述字线驱动器以将预定电压分别施加至所述存储单元的所述控制端，藉由所述位线电路以读取所述存储单元中的数据，藉由从所述存储单元中所读取的所述数据来判断每个存储单元的所述数据是否正常。当存储单元中的特定存储单元的数据不正常时，控制器对特定存储单元进行第二程序化处理。 | |||
|
|
17 | CN112204536A |
在NAND闪速存储器设备中的非破坏性模式高速缓存编程
Substantial Examination
|
Publication/Patent Number: CN112204536A | Publication Date: 2021-01-08 | Application Number: 202080002291.1 | Filing Date: 2020-08-26 | Inventor： J·郭 | Assignee: 长江存储科技有限责任公司 | IPC: G06F12/0866 | Abstract: 本文提供在三级单元(TLC)模式下对NAND闪速存储器的高速缓存编程的方法。该方法包括：当对第一组逻辑状态进行编程和验证时，从多个页面缓冲器中的第一数据锁存器集合中丢弃第一编程数据的下页面。页面缓冲器包括被配置为分别存储编程数据的下页面、中间页面和上页面的第一数据锁存器集合、第二数据锁存器集合和第三数据锁存器集合。该方法还包括：将第二编程数据的下页面上传到高速缓存锁存器集合；在丢弃第一编程数据的中间页面之后，将第二编程数据的下页面从高速缓存锁存器集合传送给第二数据锁存器集合；以及将第二编程数据的中间页面上传到高速缓存锁存器集合。 | |||
|
|
18 | CN112270947A |
用于存储器的编程方法和装置
Substantial Examination
|
Publication/Patent Number: CN112270947A | Publication Date: 2021-01-26 | Application Number: 202011178508.2 | Filing Date: 2020-10-29 | Inventor： 李海波 张超 | Assignee: 长江存储科技有限责任公司 | IPC: G11C16/34 | Abstract: 本发明涉及非易失性存储设备，包括存储单元阵列和控制单元，所述存储单元阵列中的每个存储单元具有多个可编程级别；所述控制单元，其耦接至所述存储单元阵列，并且被配置为：动态地选择用于在验证周期中进行验证的多个存储单元，所述多个存储单元包括分别与至少两个不同的目标编程级别对应的至少两组存储单元，为所述多个存储单元提供与所述至少两个不同的目标编程级别对应的相同的验证电压，以及在所述验证周期中按照不同的目标编程级别依次对所述多个存储单元中的每一组存储单元进行验证。 | |||
|
|
19 | CN105374397B |
半导体存储器件及其操作方法
Grant
|
Publication/Patent Number: CN105374397B | Publication Date: 2021-01-26 | Application Number: 201510509325.7 | Filing Date: 2015-08-18 | Inventor： 朴玟相 李允峰 朴石光 许晃 李东郁 金明寿 赵诚勋 李相朝 鲜于昌辰 崔吉福 | Assignee: 爱思开海力士有限公司 | IPC: G11C16/10 | Abstract: 一种操作半导体存储器件的方法，包括：执行第一编程操作，以将具有不同目标电平的存储单元的阈值电压同时增大至低于不同的目标电平的子电平；通过分别利用不同的验证电压来验证存储单元；执行第二编程操作，以分开存储单元的阈值电压；以及执行第三编程操作，以将存储单元的阈值电压分别增大至不同的目标电平。 | |||
|
|
20 | CN112236823A |
存储器管理
Substantial Examination
|
Publication/Patent Number: CN112236823A | Publication Date: 2021-01-15 | Application Number: 201980036489.9 | Filing Date: 2019-04-01 | Inventor： J·d·波特 | Assignee: 美光科技公司 | IPC: G11C16/34 | Abstract: 一种设备具有控制器和存储器单元阵列，所述阵列包含包括多个行的第一区段和包括多个行的第二区段。所述控制器经配置以与损耗平衡相关联地：将存储在所述第一区段的第一行中的数据从所述一行转移到寄存器；当感测所述第一区段的第二行中的数据时，将所述数据从所述寄存器转移到所述第二区段的目的地行。 |
3.Current Quota