Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
US2021005508A1
METHOD FOR TRANSFER OF A THIN LAYER OF SILICON
Publication/Patent Number: US2021005508A1 Publication Date: 2021-01-07 Application Number: 17/024,879 Filing Date: 2020-09-18 Inventor: Samanta, Gaurab   Zepeda, Salvador   Assignee: GlobalWafers Co. Ltd.   IPC: H01L21/762 Abstract: A method for preparing semiconductor on insulator structures comprises transferring a thin layer of silicon from a donor substrate onto a handle substrate.
2
EP3776643A1
LAYER TRANSFER METHOD
Publication/Patent Number: EP3776643A1 Publication Date: 2021-02-17 Application Number: 19721379.6 Filing Date: 2019-03-27 Inventor: Belhachemi, Djamel   Assignee: SOITEC   IPC: H01L21/762
3
CN111933567B
一种浅沟槽隔离结构的制造方法
Grant
Publication/Patent Number: CN111933567B Publication Date: 2021-02-09 Application Number: 202011019947.9 Filing Date: 2020-09-25 Inventor: 林子荏   杨智强   林政纬   林祐丞   Assignee: 南京晶驱集成电路有限公司   IPC: H01L21/762 Abstract: 本发明公开了一种浅沟槽隔离结构的制造方法。所述制造方法包括:于一衬底上形成一硬式掩膜层,并刻蚀形成浅沟槽,所述硬式掩膜层包括垫氧化层和位于所述垫氧化层上的垫氮化层;于所述浅沟槽内和所述硬式掩膜层上形成一阻挡层;使用第一干刻蚀制程刻蚀所述阻挡层的一部分,直至停止在所述垫氮化层;使用第二干刻蚀制程以纵向和侧向刻蚀所述硬式掩膜层及剩余阻挡层的一部分,直至停止在所述衬底上,而形成带有圆角的浅沟槽,所述第二干刻蚀制程采用的偏置功率为0~98W;使用第三干刻蚀制程移除所述带有圆角的浅沟槽中剩余的阻挡层。基于本发明保证了优异的侧向刻蚀效率及避免了对硅的损伤。
4
CN112509972A
半导体结构的形成方法
Public
Publication/Patent Number: CN112509972A Publication Date: 2021-03-16 Application Number: 202010973977.7 Filing Date: 2020-09-16 Inventor: 颜甫庭   陈婷婷   彭羽筠   林耕竹   Assignee: 台湾积体电路制造股份有限公司   IPC: H01L21/762 Abstract: 根据本公开实施例的一些实施例,一种半导体结构的形成方法,包含:提供工件,其包含开口与顶表面;沉积介电材料于工件上且进入开口中,以形成第一介电材料层,且第一介电材料层具有于顶表面上的顶部与于开口中的插塞部(plug portion);处理(treating)第一介电层以将顶部转换成第二介电层,其中第二介电层不同于第一介电层;以及选择性移除第二介电层。
5
CN112563190A
一种浅沟槽隔离结构的形成方法
Substantial Examination
Publication/Patent Number: CN112563190A Publication Date: 2021-03-26 Application Number: 202011448755.X Filing Date: 2020-12-09 Inventor: 唐斌   陈忠奎   Assignee: 广州粤芯半导体技术有限公司   IPC: H01L21/762 Abstract: 本发明提供了一种浅沟槽隔离结构的形成方法,通过在执行化学机械研磨工艺时,调整所述沟槽内第三介质层的高度,代替了在所述第一湿法刻蚀工艺去除所述硬掩模层工艺之前通过氢氟酸调整所述第三介质层的高度的技术方案,避免了清洗所述衬底上残留氢氟酸时的水溶液带入所述第一湿法刻蚀工艺的溶液中,造成热磷酸的爆沸,避免了热磷酸爆沸导致晶圆位置异常,进而导致晶圆刮伤,产生制程缺陷报废的问题。
6
CN112216651A
浅沟槽隔离结构的形成方法
Substantial Examination
Publication/Patent Number: CN112216651A Publication Date: 2021-01-12 Application Number: 202011187610.9 Filing Date: 2020-10-30 Inventor: 沈显青   吴智勇   李东   袁慎顽   Assignee: 上海华力微电子有限公司   IPC: H01L21/762 Abstract: 本发明提供了一种浅沟槽隔离结构的形成方法,包括:在衬底上形成氧化物层和氮化物层;刻蚀氮化物层、氧化物层和衬底,在衬底内形成第一高度浅沟槽,第一高度浅沟槽的侧壁部分向外侧凸起;在第一高度浅沟槽的至少部分侧壁上形成内衬氧化层,以填充第一高度浅沟槽的侧壁向外凸起的部分,使得第一高度沟槽的侧壁是平滑的直壁;在第一高度浅沟槽底部,继续刻蚀衬底形成第二高度浅沟槽,并向第二高度浅沟槽中填充绝缘材料形成浅沟槽隔离结构。内衬氧化层可以使得第一高度浅沟槽的侧壁是平滑的直壁,进而使得第二高度浅沟槽的侧壁为平滑的直壁,以提高第二高度浅沟槽绝缘材料填充的工艺窗口。
7
CN112635393A
SOI衬底的处理方法
Public
Publication/Patent Number: CN112635393A Publication Date: 2021-04-09 Application Number: 202011462756.X Filing Date: 2020-12-14 Inventor: 唐怡   蒙飞   Assignee: 华虹半导体(无锡)有限公司   上海华虹宏力半导体制造有限公司   IPC: H01L21/762 Abstract: 本发明公开了一种SOI衬底的处理方法,包括步骤:步骤一、提供SOI衬底,底部半导体层的体掺杂浓度根据SOI器件工艺需求设置;步骤二、进行背面掺杂离子注入以增加底部半导体层背面的掺杂浓度,底部半导体层背面的掺杂浓度根据增加底部半导体层和静电卡盘的静电吸附力的要求设置。本发明能很好的防止SOI衬底在具有静电卡盘的工艺腔产生掉片,从而能提高产品良率。
8
US2021005507A1
HIGH RESISTIVITY SOI WAFERS AND A METHOD OF MANUFACTURING THEREOF
Publication/Patent Number: US2021005507A1 Publication Date: 2021-01-07 Application Number: 16/948,376 Filing Date: 2020-09-16 Inventor: Peidous, Igor   Kommu, Srikanth   Wang, Gang   Thomas, Shawn George   Assignee: GlobalWafers Co., Ltd.   IPC: H01L21/762 Abstract: A high resistivity single crystal semiconductor handle structure for use in the manufacture of SOI structure is provided. The handle structure comprises an intermediate semiconductor layer between the handle substrate and the buried oxide layer. The intermediate semiconductor layer comprises a polycrystalline, amorphous, nanocrystalline, or monocrystalline structure and comprises a material selected from the group consisting of Si1-xGex, Si1-xCx, Si1-x-yGexSny, Si1-x-y-zGexSnyCz, Ge1-xSnx, group IIIA-nitrides, semiconductor oxides, and any combination thereof.
9
CN108520863B
浅沟槽绝缘结构的制造方法
Grant
Publication/Patent Number: CN108520863B Publication Date: 2021-01-29 Application Number: 201810207637.6 Filing Date: 2018-03-14 Inventor: 李昱廷   刘怡良   龚昌鸿   Assignee: 上海华力集成电路制造有限公司   IPC: H01L21/762 Abstract: 本发明公开了一种浅沟槽绝缘结构的制造方法,包括步骤:步骤一、在一半导体衬底上形成硬质掩模层并形成浅沟槽;步骤二、在浅沟槽的底部表面和侧面以及浅沟槽外的硬质掩模层表面形成第一绝缘层;步骤三、形成第二绝缘层将浅沟槽完全填充并延伸到浅沟槽外;步骤四、以硬质掩模层为停止层对第二绝缘层和第一绝缘层进行化学机械研磨并形成由填充于浅沟槽中的第一绝缘层和所述第二绝缘层叠加而成的浅沟槽绝缘结构。本发明能提高整个衬底表面的平坦化效果,也能够使浅沟槽绝缘结构顶部的碟状缺陷降低或消除,能提高CMP效率。
10
US2021050249A1
REMOVABLE STRUCTURE AND REMOVAL METHOD USING THE STRUCTURE
Publication/Patent Number: US2021050249A1 Publication Date: 2021-02-18 Application Number: 16/969,346 Filing Date: 2019-01-14 Inventor: Landru, Didier   Kononchuk, Oleg   Ben, Mohamed Nadia   Guerin, Rénald   Colombet, Norbert   Assignee: Soitec   IPC: H01L21/762 Abstract: A detachable structure comprises a carrier substrate and a silicon oxide layer positioned on the substrate at a first interface. The detachable structure is notable in that: the oxide layer has a thickness of less than 200 nm; light hydrogen and/or helium species are distributed deeply and over the entire area of the structure according to an implantation profile, a maximum concentration of which is located in the thickness of the oxide layer; the total dose of implanted light species, relative to the thickness of the oxide layer, exceeds, at least by a factor of five, the solubility limit of these light species in the oxide layer.
11
CN110120363B
隔离结构的形成方法及半导体器件的形成方法
Grant
Publication/Patent Number: CN110120363B Publication Date: 2021-03-19 Application Number: 201810119512.8 Filing Date: 2018-02-06 Inventor: 林杰   徐鸾   Assignee: 中芯国际集成电路制造(天津)有限公司   中芯国际集成电路制造(上海)有限公司   IPC: H01L21/762 Abstract: 本发明揭示了一种隔离结构的形成方法及半导体器件的形成方法,所述隔离结构的形成方法包括:提供有源区;在所述有源区上形成前端材料层;图案化所述前端材料层形成开口,所述开口中形成有残留物;以所述开口为基准第一次刻蚀所述有源区形成初始凹槽,所述初始凹槽中形成有凸起,所述凸起位于所述残留物下方;减小所述凸起的宽度,并去除所述残留物;以所述初始凹槽为基准第二次刻蚀所述有源区形成隔离凹槽;以及在所述隔离凹槽中形成隔离结构。于是,本发明中的隔离凹槽是两次刻蚀形成,能够消除刻蚀前端材料层时产生的残留物和由于该残留物导致的有源区凸起缺陷,使得隔离结构正常的形成,确保了隔离结构的质量。
12
EP3635777B1
METHOD FOR MINIMIZING DISTORTION OF A SIGNAL IN A RADIOFREQUENCY CIRCUIT
Publication/Patent Number: EP3635777B1 Publication Date: 2021-01-13 Application Number: 18724587.3 Filing Date: 2018-05-23 Inventor: Broekaart, Marcel   Allibert, Frédéric   Desbonnet, Eric   Raskin, Jean-pierre   Rack, Martin   Assignee: Soitec   IPC: H01L21/762
13
CN111933571B
一种半导体结构及其制造方法
Grant
Publication/Patent Number: CN111933571B Publication Date: 2021-02-19 Application Number: 202011073751.8 Filing Date: 2020-10-10 Inventor: 陶磊   蔡明洋   王厚有   冯永波   郭小康   Assignee: 晶芯成(北京)科技有限公司   IPC: H01L21/762 Abstract: 本发明提出一种半导体结构及其制造方法,包括:提供一衬底,所述衬底上包括垫氧化层和垫氮化层;形成沟槽于所述衬底中;在所述沟槽中依次形成衬氧化层和衬氮化层;其中,所述衬氧化层位于所述沟槽内所述衬底的底部和侧壁上,所述衬氮化层位于所述衬氧化层上,所述衬氮化层与所述垫氮化层、所述垫氧化层接触;通过干法刻蚀移除部分所述衬氮化层,以暴露出位于所述沟槽底部的所述衬氧化层;对所述沟槽进行填充,以在所述沟槽中形成介质层;其中,通过含硅前驱体和含氧前驱体在所述沟槽中形成所述介质层,形成所述介质层至少包括第一阶段,第二阶段和第三阶段。本发明提出一种半导体结构的制造方法可以解决浅沟槽隔离结构出现空洞的问题。
14
CN108428664B
绝缘体上硅衬底的制造方法
Publication/Patent Number: CN108428664B Publication Date: 2021-01-01 Application Number: 201810209756.5 Filing Date: 2018-03-14 Inventor: 刘玮荪   Assignee: 上海华虹宏力半导体制造有限公司   IPC: H01L21/762 Abstract: 本发明提供了一种绝缘体上硅衬底的制造方法,包括:在所述衬底的第一表面的边缘区域形成第一沟槽,所述第一沟槽贯穿所述锗硅层;在所述衬底的第一表面的边缘区域形成弹簧结构,所述弹簧结构贯穿所述锗硅层,通过去除所述锗硅层以形成埋氧通道;在所述埋氧通道的内壁形成氧化层;使所述弹簧结构变形,所述埋氧通道的内壁接触,埋氧通道内壁上的氧化层粘接在一起以形成埋氧层。本发明提供的绝缘体上硅衬底的制造方法可以仅使用一块硅片制造出绝缘体上硅衬底,制造的成本更低,并且,采用本发明制造的绝缘体上硅衬底的方法可以制造出性能更加优秀的双层的埋氧层,在所述衬底中形成两层锗硅层即可,不需要增加额外的成本和工艺。
15
CN112259497A
STI结构的形成方法
Substantial Examination
Publication/Patent Number: CN112259497A Publication Date: 2021-01-22 Application Number: 202011139734.X Filing Date: 2020-10-22 Inventor: 丁浩   熊伟   陈华伦   Assignee: 华虹半导体(无锡)有限公司   IPC: H01L21/762 Abstract: 本申请公开了一种STI结构的形成方法,包括:提供一衬底,衬底中形成有沟槽,衬底和沟槽表面形成有衬垫氧化层,沟槽周侧的衬垫氧化层上形成有阻挡层,沟槽中填充有沟槽氧化层,该沟槽是高压器件的STI结构对应的沟槽;进行湿法刻蚀,去除阻挡层且减薄衬垫氧化层和沟槽氧化层;进行阱离子注入,在进行阱离子注入后,进行湿法刻蚀去除沟槽周侧的沟槽氧化层;在沟槽周侧的衬底上形成栅氧层。本申请通过在形成高压器件的STI结构的过程中,在阱离子注入后,去除有源区的沟槽氧化层,由于在阱离子注入后,低压器件的有源区依然被光阻覆盖,因此能够通过足够的酸量去除高压器件有源区的氧化层,解决了有源区边缘的尖角问题。
16
CN112655083A
促进从半导体施体衬底的层转移的光辅助薄片形成
Public
Publication/Patent Number: CN112655083A Publication Date: 2021-04-13 Application Number: 201980028401.9 Filing Date: 2019-04-05 Inventor: 王刚   C·洛泰斯   Assignee: 环球晶圆股份有限公司   IPC: H01L21/762 Abstract: 本发明揭示一种用于通过用光照射单晶半导体施体衬底来促进所述单晶半导体施体衬底中的均匀薄片的形成的方法。光子吸收辅助薄片形成工艺产生具有最小内置应力的均匀分布的薄片,其促进在后续层转移工艺中形成良好界定的劈裂平面。
17
CN111933569B
一种半导体器件及其形成方法
Grant
Publication/Patent Number: CN111933569B Publication Date: 2021-01-29 Application Number: 202011059138.0 Filing Date: 2020-09-30 Inventor: 张国伟   蔡君正   吴佳特   陈信全   蒲甜松   Assignee: 晶芯成(北京)科技有限公司   IPC: H01L21/762 Abstract: 本发明提供的一种半导体器件及其形成方法,在半导体器件的形成方法中,通过在第二区的衬底上形成第二钝化层,第二钝化层的上表面不低于第一区的第一钝化层的上表面,并得到的第一区的浅沟槽的槽底与第二区的浅沟槽的槽底在衬底的同一高度处,以减小第一区的浅沟槽的深度,增加了第一区的浅沟槽的深宽比,减少了浅沟槽隔离槽中出现了填充间隙的风险,从而减少了第一区内发生漏电,避免半导体器件静态功耗增大,提高了半导体器件的性能,还提高了良率。另外,通过同时形成第一区的浅沟槽和第二区的浅沟槽,使得高压区的制备工艺集成至低压区、中压区和存储区的制备工艺中。
18
CN109524346B
浅沟槽隔离结构及其制造方法
Grant
Publication/Patent Number: CN109524346B Publication Date: 2021-02-23 Application Number: 201811224342.6 Filing Date: 2018-10-19 Inventor: 赵东光   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/762 Abstract: 本发明提供了一种浅沟槽隔离结构及其制造方法,包括:首先,形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;然后,填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;然后,向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层;最后,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。本发明提供的技术方案阻挡了氢氟酸等刻蚀剂对所述浅沟槽隔离结构的台阶的刻蚀,以对所述浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。
19
CN112509971A
隔离结构制造方法
Substantial Examination
Publication/Patent Number: CN112509971A Publication Date: 2021-03-16 Application Number: 201910867622.7 Filing Date: 2019-09-13 Inventor: 王昊   陈洪雷   夏志平   姚国亮   陈伟   Assignee: 杭州士兰集昕微电子有限公司   IPC: H01L21/762 Abstract: 本申请公开了一种隔离结构制造方法。该制造方法包括采用第一光刻胶掩膜,在衬底上的第一区域和第二区域中形成有源区,第一区域和第二区域彼此相邻;采用第二光刻胶掩膜遮挡衬底第二区域,在衬底第一区域中形成第一掺杂类型的第一阱区;采用第二光刻胶掩膜遮挡衬底第二区域,并采用有源区作为硬掩膜,在第一掺杂类型的第一阱区的部分表面形成第一掺杂类型的补偿区,之后去除第二光刻胶掩膜;采用有源区作为硬掩膜,沿第一区域与第二区域之间的衬底表面向下延伸以形成隔离结构,补偿区与至少部分隔离结构接触。本发明采用了同一光刻胶掩膜分别形成第一阱区和补偿区,在不影响半导体器件性能的基础上,无需附加掩膜和光刻步骤,增强了隔离效果。
20
EP3175477B1
STRUCTURE FOR RADIO-FREQUENCY APPLICATIONS
Publication/Patent Number: EP3175477B1 Publication Date: 2021-02-24 Application Number: 15742368.2 Filing Date: 2015-07-03 Inventor: Kononchuk, Oleg   Van, Den Daele William   Desbonnets, Eric   Assignee: Soitec   IPC: H01L21/762
Total 500 pages