Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN112216652A
绝缘层形成方法
Public
Publication/Patent Number: CN112216652A Publication Date: 2021-01-12 Application Number: 202010562416.8 Filing Date: 2020-06-18 Inventor: 松崎荣   Assignee: 株式会社迪思科   IPC: H01L21/768 Abstract: 提供绝缘层形成方法,在由热硬化树脂在晶片上形成绝缘层的情况下,不在第1布线层和第2布线层的连接部分形成氧化膜而形成绝缘层。绝缘层形成方法在上表面上形成有第1布线层的晶片的第1布线层上形成绝缘层,包含如下工序:在形成于晶片的上表面的第1布线层的上表面上和晶片的上表面上涂布感光性的热硬化树脂;对热硬化树脂的规定的区域照射光而使区域变质;在将用于使通过变质工序而变质的区域的变质树脂溶解的药液提供至变质树脂而使变质树脂溶解之后,将清洗水提供至晶片而将变质树脂去除;将实施了去除工序的晶片收纳于能够密闭的室中,使室密闭而使室内成为无氧;对收纳于成为无氧的室内的晶片进行加热而使热硬化树脂热硬化。
2
CN112201618A
一种优化衬垫层质量的方法
Substantial Examination
Publication/Patent Number: CN112201618A Publication Date: 2021-01-08 Application Number: 202011061130.8 Filing Date: 2020-09-30 Inventor: 鲍宇   徐建华   Assignee: 上海华力集成电路制造有限公司   IPC: H01L21/768 Abstract: 本发明提供一种优化衬垫层质量的方法,提供具有凹槽结构的介电层,在凹槽结构内依次沉积一层扩散阻挡层和薄层衬垫层;使用金属材料对薄层衬垫层进行物理气相沉积,去除薄层衬垫层内的杂质以致密化薄层衬垫层,同时在薄层衬垫层上形成一层金属薄层;在凹槽结构内沉积一层铜籽晶层;在凹槽结构内填满铜;化学机械研磨凹槽结构上表面以去除露出的铜,并且研磨至将介电层露出为止。本发明针对铜互连工艺进行改进,通过对介电层的凹槽中的薄层衬垫层利用金属材料进行物理气相沉积,利用高偏压的条件轰击薄层衬垫层,以去除其内部杂质,使得薄层衬垫层更加致密化,有效提高了薄层衬垫层的成膜质量,降低接触孔的接触电阻。
3
CN109904114B
一种通孔的激光加工方法
Grant Assignment
Publication/Patent Number: CN109904114B Publication Date: 2021-03-19 Application Number: 201910127720.7 Filing Date: 2019-02-26 Inventor: 陈洁   Assignee: 深圳市星汉激光科技股份有限公司   IPC: H01L21/768 Abstract: 本发明提供了一种通孔的激光加工方法,其激光活化的铜层可以防止二次钻蚀时使得上部通孔孔径差距较大,克服了现有技术中一步直接钻孔导致的通孔上部的孔径过宽,不能满足较大的高宽比的需要;且活化的铜层可以作为后续的电镀的种子层,且通过激光活化的铜层,其表面粗糙度较大,具有很好的附着力。
4
CN112435961A
晶圆失效分析中的样品处理方法
Substantial Examination
Publication/Patent Number: CN112435961A Publication Date: 2021-03-02 Application Number: 202011355971.X Filing Date: 2020-11-27 Inventor: 王柯   舒韵   程刘锁   黄红伟   王函   Assignee: 华虹半导体(无锡)有限公司   IPC: H01L21/768 Abstract: 本发明公开了一种晶圆失效分析中的样品处理方法,先对晶圆进行研磨,去除晶圆表面的介质层及金属互连层,仅保留前段工艺层,然后通过氢氟酸溶液进行浸泡剥层。在氢氟酸溶液浸泡过程中,硅衬底与金属铜会发生电化学反应,硅衬底作为电池的负极会出现腐蚀现象;通过研磨去除硅衬底上的铜金属互连线,避免了电化学反应的发生,减少了硅衬底的腐蚀。
5
CN109037147B
一种金属互联层中接触孔的制备方法
Grant
Publication/Patent Number: CN109037147B Publication Date: 2021-04-06 Application Number: 201810843862.9 Filing Date: 2018-07-27 Inventor: 邹浩   丁振宇   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本发明涉及半导体技术领域,尤其涉及一种金属互联层中接触孔的制备方法,包括:步骤S1,提供一衬底,衬底上形成有堆叠的金属层和介电层;步骤S2,在介电层的上表面制备形成带有刻蚀图案的光阻层;步骤S3,采用一刻蚀工艺刻蚀刻蚀图案暴露出的介电层,形成底部连接金属层的凹槽;步骤S4,去除光阻层;步骤S5,对凹槽底部的金属层暴露出的表面进行负电性处理,负电性处理用于使凹槽底部的金属层暴露出的表面带负电;步骤S6,采用一清洗液对介电层的上表面以及凹槽内进行清洗;步骤S7,采用导电材料填充凹槽,形成接触孔;能够避免衍生物在金属层的表面形成残留,从而改善了金属层表面的损伤情况,保证了接触孔的良好导电性能。
6
CN110223957B
一种基于半导体多台阶深度刻蚀的表面金薄膜图形化方法
Grant
Publication/Patent Number: CN110223957B Publication Date: 2021-04-27 Application Number: 201910491834.X Filing Date: 2019-06-06 Inventor: 牛中会   黄菲   王莉   卢秉恒   Assignee: 西安增材制造国家研究院有限公司   IPC: H01L21/768 Abstract: 本发明属于半导体技术领域,具体涉及一种基于半导体多台阶深度刻蚀的表面金薄膜图形化方法。解决了现有技术中去除刻蚀结构上的金膜去除效率低、难度大及效果差的问题,采用优先沉积金薄膜并完成金薄膜的图形化成型,然后利用已图形过的金薄膜作为一种光刻掩蔽层材料,完成多台阶深度的刻蚀成型,以实现多台阶深度基底上金薄膜优异的图形结构的制备,从而保证良好的产品质量,丰富了金薄膜图形化的工艺路径设计,拓展了复杂金薄膜图形化的应用领域。
7
EP2973678B1
FORMING FENCE CONDUCTORS IN AN INTEGRATED CIRCUIT
Publication/Patent Number: EP2973678B1 Publication Date: 2021-04-28 Application Number: 14710753.6 Filing Date: 2014-03-01 Inventor: Fest, Paul   Assignee: Microchip Technology Incorporated   IPC: H01L21/768
8
CN112687612A
制造半导体装置的方法
Public
Publication/Patent Number: CN112687612A Publication Date: 2021-04-20 Application Number: 202011111896.2 Filing Date: 2020-10-16 Inventor: 徐宛萱   黄招胜   郭研究   郑宇利   陈雅慈   杨能杰   周俊利   Assignee: 台湾积体电路制造股份有限公司   IPC: H01L21/768 Abstract: 本公开实施例提供一种设备、半导体装置及其制造方法,其中硬遮罩与一或多个蚀刻停止层在一蚀刻腔室中被蚀刻。在一实施例中,将半导体装置放在位于一第一高度的安装平台上并执行蚀刻工艺,然后将半导体装置移动到腔室内的一第二高度并执行第二蚀刻工艺,其中在移动过程中半导体装置的旋转速度被降低,以减少交叉污染的机会。
9
CN111933576B
三维存储器设备的接合开口结构及其形成方法
Grant
Publication/Patent Number: CN111933576B Publication Date: 2021-04-23 Application Number: 202010655153.5 Filing Date: 2018-03-01 Inventor: 吕震宇   施文广   吴关平   潘锋   万先进   陈保友   Assignee: 长江存储科技有限责任公司   IPC: H01L21/768 Abstract: 本发明提出了一种3D存储器设备的接合开口结构和其制造方法。此接合开口结构包括穿过第一堆叠层与第一绝缘连接层的第一通孔、位于该第一通孔的底部的第一沟道结构、位于该第一通孔的侧壁上的第一功能层、位于该第一功能层的侧壁上的第二沟道结构、在该第一通孔上方的第三沟道结构、位于该第三沟道结构上的第二堆叠层、位于该第二堆叠层上的第二绝缘连接层、穿过该第二堆叠层与该第二绝缘连接层的第二通孔、设置在该第二通孔的侧壁上的第二功能层、位于该第二功能层的侧壁上的第四沟道结构、以及在该第二通孔上的第五沟道结构。
10
CN112420599A
半导体装置的形成方法
Public
Publication/Patent Number: CN112420599A Publication Date: 2021-02-26 Application Number: 202010668756.9 Filing Date: 2020-07-13 Inventor: 田希文   廖韦豪   戴品仁   姚欣洁   吕志伟   李忠儒   Assignee: 台湾积体电路制造股份有限公司   IPC: H01L21/768 Abstract: 提供半导体装置及半导体装置的形成方法。根据本公开实施例,一种半导体装置的形成方法包括:提供工件,包括:位于第一介电层中的一金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、位于此第二介电层上的第三介电层、具有沟槽的图案化硬遮罩。此方法还包括:形成导孔开口(via opening)穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层,以露出此金属部件,沉积金属层于此沟槽及此导孔开口中,以分别形成金属线及金属接触导孔,且沉积此金属层于此工件上,移除位于此金属线及此金属接触导孔之间的此图案化硬遮罩,以及沉积第四介电层于此金属线及此金属接触导孔之间。
11
CN112234025A
一种适用于厚铜箔精密线路的制造方法
Substantial Examination
Publication/Patent Number: CN112234025A Publication Date: 2021-01-15 Application Number: 201911143333.9 Filing Date: 2019-11-20 Inventor: 黄春生   杨洁   孙彬   沈洪   李晓华   Assignee: 江苏上达电子有限公司   IPC: H01L21/768 Abstract: 本发明提供一种适用于厚铜箔精密线路的制造方法,涉及精密线路制造技术领域。该适用于厚铜箔精密线路的制造方法,包括以下步骤:S1、首先,在绝缘基材上层压一层厚铜;S2、然后在铜箔上涂布一层光刻胶或辊压一层光刻胶;S3、之后进行曝光、显影处理,去除不需要的光刻胶,得到光刻胶图案;S4、然后使用硫酸双氧水体系的蚀刻液对线路图案进行初次蚀刻,得到线路图案。本发明,初次蚀刻使用的是硫酸双氧水体系的蚀刻液,提高线路蚀刻的速率,二次蚀刻使用盐酸氯化铜体系的蚀刻液,线与线之间的距离很小,且相比较现有技术,减少了能源消耗,制造流程较为简单,减少了企业的制造成本。
12
CN112259502A
铜互连结构制作方法
Substantial Examination
Publication/Patent Number: CN112259502A Publication Date: 2021-01-22 Application Number: 202011145106.2 Filing Date: 2020-10-23 Inventor: 邢中豪   赵波   Assignee: 华虹半导体(无锡)有限公司   上海华虹宏力半导体制造有限公司   IPC: H01L21/768 Abstract: 本申请涉及半导体铜互连制作工艺,具体涉及一种铜互连结构制作方法。所述铜互连结构制作方法包括:提供预先图案化有互连孔槽的互连层;在所述互连孔槽内壁上形成铜种子层;火温度为180C至250C的条件下,对所述铜种子层进行20秒至40秒预退火,使得铜种子层的铜晶格进行生长,补偿铜种子层铜晶格间间隙,形成连续的铜种子层;通过铜电镀工艺,在所述铜种子层上,形成填充所述互连孔槽的铜互连结构;对所述铜互连结构进行退火;通过研磨工艺使得所述铜互连结构的表面平坦化。本申请能够解决相关技术中因PVD方法生长形成的铜种子层的结构具有不稳定性,而导致铜互连结构不可靠的问题。
13
CN112201620A
一种金属互连结构的形成方法
Substantial Examination
Publication/Patent Number: CN112201620A Publication Date: 2021-01-08 Application Number: 202011166395.4 Filing Date: 2020-10-27 Inventor: 张国伟   许宗能   王建智   Assignee: 合肥晶合集成电路股份有限公司   IPC: H01L21/768 Abstract: 本发明提供的一种金属互连结构的形成方法中,通过先湿法刻蚀形成第一通孔,再干法刻蚀形成第二通孔,且第一通孔和第二通孔连通,第一通孔位于第二通孔上方,由于第一通孔的开口尺寸大于第二通孔的开口尺寸,因此,连通后的第一通孔和第二通孔的整体的深宽度降低,在后续形成金属膜层和保护层时,在顶层金属插塞的表面不会出现保护层残留物,从而避免了保护层残留物对后续封装时的产品良率的影响,还避免了在WAT测试时电性测试设备(探针)的使用寿命的影响。
14
CN108878352B
一种接触孔的外形结构
Grant
Publication/Patent Number: CN108878352B Publication Date: 2021-01-12 Application Number: 201810672860.8 Filing Date: 2018-06-26 Inventor: 宋保英   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/768 Abstract: 本发明公开一种接触孔的外形结构,其中,提供一半导体结构,半导体结构包括衬底,衬底上依次沉积第一氮化层、第一氧化层、第二氮化层及第二氧化层;于半导体结构上形成接触孔,包括第一区段、第二区段、第三区段及第四区段;第一区段沿斜坡自上而下位于第二氧化层的上端口与下端口之间;第二区段沿斜坡自上而下位于第二氮化层的上端口与下端口之间,第二区段的上端开口与第一区段的下端开口相同;第三区段位于第一氧化层的上部与中部之间,第三区段为弧形结构,弧形结构向第三区段的两侧突出;第四区段位于第一氧化层的中部与第一氮化层的下端口之间。有益效果在于:改变接触孔的外形结构,间接降低了接触孔的深宽比,进而避免产生空洞现象。
15
CN111933580B
一种半导体结构的制备方法
Grant
Publication/Patent Number: CN111933580B Publication Date: 2021-02-19 Application Number: 202011019411.7 Filing Date: 2020-09-25 Inventor: 郑威   范广超   卢俊玮   Assignee: 晶芯成(北京)科技有限公司   IPC: H01L21/768 Abstract: 本发明公开了一种半导体结构的制备方法,至少包括以下步骤:提供一基板;形成金属介电层于所述基板上,所述金属介电层中具有金属结构;形成多层介质层于所述金属介电层上;在所述多层介质层上形成孔洞,所述孔洞对位于所述金属结构,且所述孔洞的底部与所述金属结构间隔有距离;利用高分子材料填充所述孔洞,形成孔洞填充层;形成图案化的光阻层于所述孔洞填充层上;进行刻蚀步骤,移除部分介质层和所述孔洞填充层,形成第一通孔和第二通孔,所述第一通孔和所述第二通孔连通,所述第一通孔的宽度大于所述第二通孔的宽度;加深所述第二通孔至所述金属介电层。本发明能简化生产工艺,提高生产效率。
16
CN112289738A
金属互连结构的形成方法
Substantial Examination
Publication/Patent Number: CN112289738A Publication Date: 2021-01-29 Application Number: 202011096734.6 Filing Date: 2020-10-14 Inventor: 宗立超   王星杰   Assignee: 上海华虹宏力半导体制造有限公司   IPC: H01L21/768 Abstract: 本申请公开了一种金属互连结构的形成方法,包括:对第一IMD进行刻蚀,形成第一通孔,第一IMD下形成有高压器件;形成第一金属层,对第一金属层进行平坦化处理,去除第一通孔外其它区域的第一金属层,第一通孔内的第一金属层形成第一接触通孔;在第一IMD上形成第二IMD;对第二IMD进行刻蚀,形成第二通孔;形成第二金属层,对第二金属层进行平坦化处理,去除第二通孔外其它区域的第二金属层,第二通孔内的第二金属层形成第二接触通孔;当第一IMD和第二IMD的厚度之和大于目标厚度时,第二接触通孔用于和后续工序中形成的电极连接,该目标厚度大于6微米。本申请通过相同的工艺叠加形成高压器件的金属互连结构,在节省成本的基础上实现了高压器件的引出。
17
US2021082750A1
METHOD OF BOTTOM-UP METALLIZATION IN A RECESSED FEATURE
Publication/Patent Number: US2021082750A1 Publication Date: 2021-03-18 Application Number: 17/021,586 Filing Date: 2020-09-15 Inventor: Yu, Kai-hung   Grzeskowiak, Jodi   Joy, Nicholas   Smith, Jeffrey   Assignee: Tokyo Electron Limited   IPC: H01L21/768 Abstract: A method of metallization includes receiving a substrate having a recess formed therein. The recess has a bottom and sidewalls, and a conformal liner is deposited on the bottom and sidewalls of the recess. The conformal liner is removed from an upper portion of the recess to expose upper sidewalls of the recess while leaving the conformal liner in a lower portion of the recess covering the bottom and lower sidewalls of the recess. Metal is deposited in a lower portion of the recess to form a metallization feature including the conformal liner in the lower portion of the recess and the metal.
18
US2021111070A1
INTEGRATED CIRCUIT DEVICES INCLUDING ENLARGED VIA AND FULLY ALIGNED METAL WIRE AND METHODS OF FORMING THE SAME
Publication/Patent Number: US2021111070A1 Publication Date: 2021-04-15 Application Number: 16/785,732 Filing Date: 2020-02-10 Inventor: Bae, Tae Yong   Seo, Hoon Seok   Park, Ki Hyun   Lee, Hak-sun   Assignee: Samsung Electronics Co., Ltd.   IPC: H01L21/768 Abstract: Integrated circuit devices and methods of forming the same are provided. The methods of forming an integrated circuit device may include forming a first insulating layer and a via contact on a substrate. The substrate may include an upper surface facing the via contact, and the via contact may be in the first insulating layer and may include a lower surface facing the substrate and an upper surface opposite to the lower surface. The methods may also include forming a second insulating layer and a metallic wire on the via contact. The metallic wire may be in the second insulating layer and may include a lower surface that faces the substrate and contacts the upper surface of the via contact. Both the lower surface of the metallic wire and an interface between the metallic wire and the via contact may have a first width in a horizontal direction that is parallel to the upper surface of the substrate.
19
CN112563195A
半导体器件的制备方法
Substantial Examination
Publication/Patent Number: CN112563195A Publication Date: 2021-03-26 Application Number: 202011451010.9 Filing Date: 2020-12-09 Inventor: 孟凡顺   陈耀祖   陈忠奎   易芳   舒思桅   Assignee: 广州粤芯半导体技术有限公司   IPC: H01L21/768 Abstract: 本发明提供一种半导体器件的制备方法,所述方法包括:提供一衬底,所述衬底上形成有金属层。在所述金属层上形成图案化光刻胶层。通入碳氢化合物气体,以在所述图案化光刻胶层表面形成一钝化层。以图案化光刻胶层和所述钝化层为掩模,刻蚀所述金属层,以形成金属线。因此,本发明通过通入碳氢化合物气体,使得图案化光刻胶层与之反应而产生钝化层。在钝化层的保护下,提高金属层相对于图案化光刻胶层的刻蚀选择比,则在相同的刻蚀条件下,完成刻蚀金属层后,图案化光刻胶层仅被消耗一小部分,从而能够保证金属层的顶端不被削圆或削尖。故本发明不仅能够保证金属层顶部的平坦形貌,还无需增加光刻胶层的厚度,符合更小关键尺寸的设计要求。
20
CN112750757A
半导体结构及其形成方法
Public
Publication/Patent Number: CN112750757A Publication Date: 2021-05-04 Application Number: 201911301559.7 Filing Date: 2019-12-17 Inventor: 李昇桦   陈秀明   Assignee: 南亚科技股份有限公司   IPC: H01L21/768 Abstract: 本发明公开了一种半导体结构及其形成方法。半导体结构包括一对主动区、第一隔离结构、栅极结构以及一对接触件。第一隔离结构位于一对主动区之间。栅极结构位于第一隔离结构上。一对接触件分别位于一对主动区上,其中一对接触件的每一个具有底表面与侧壁,侧壁垂直于底表面。借此,本发明的半导体结构,实现了接触件的高吞吐量,并且改善了半导体结构的效能。
Total 500 pages