Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1
CN212625542U
一种DAF膜封装结构
Grant
Publication/Patent Number: CN212625542U Publication Date: 2021-02-26 Application Number: 202021828446.0 Filing Date: 2020-08-27 Inventor: 吴俊   熊强   Assignee: 珠海市中芯集成电路有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及半导体封装技术领域,尤其涉及一种DAF膜封装结构,包括芯片以及至少一片DAF膜,其中所述DAF膜上相对的两个表面分别设置有凹槽,所述凹槽用于放置芯片,并且所述DAF膜上设置有凹槽的两个表面均覆盖有粘胶层;本实用新型在DAF膜的相对两个表面上分别设置用于安装芯片的凹槽,芯片可以通过粘接的方式固定在凹槽中,采用凹槽定位,提升封装的精度,还便于进行后续的切片操作;并且芯片可以封装在相邻的两片DAF膜之间,两片DAF膜上的凹槽位置错位粘接,保证粘接到芯片上的DAF膜厚度,保证相邻两片芯片之间的安全绝缘距离。
2
CN212412036U
一种晶圆封装结构
Grant
Publication/Patent Number: CN212412036U Publication Date: 2021-01-26 Application Number: 202021190908.0 Filing Date: 2020-06-23 Inventor: 刘瑛   罗鸿耀   吴京都   吴小平   Assignee: 东莞市三创智能卡技术有限公司   IPC: H01L23/31 Abstract: 本实用新型公开一种晶圆封装结构,其包括:晶圆,其表面具有若干导电极,基板,其上端面一体固定有第一焊盘,基板下端面一体固定有第二焊盘,第一焊盘上植有金球或金锡合金球或锡球或铜球,晶圆的导电极贴装于第一焊盘上,并与该金球或金锡合金球或锡球或铜球接触,以致第一焊盘与导电极一体固定。本实用新型于晶圆表面成型导电极,并于基板上端面一体固定有第一焊盘,晶圆表面的导电极贴装于第一焊盘上并于金球或金锡合金球或锡球或铜球接触,以完成倒装,其之间无需焊线,大大节省了封装时间,并且简化了封装工艺,提高工作效率,且基板下端面一体固定有若干第二焊盘,以致使本实用新型在后期使用时也可以直接贴装,使用起来极为方便。
3
CN212587480U
芯片封装结构
Grant
Publication/Patent Number: CN212587480U Publication Date: 2021-02-23 Application Number: 202021211737.5 Filing Date: 2020-06-24 Inventor: 吴海平   石守操   曾秋莲   Assignee: 广东比亚迪节能科技有限公司   IPC: H01L23/31 Abstract: 本实用新型公开了一种芯片封装结构,该结构包括第一基板、第一芯片、第一连接件、第二芯片和第二基板,其中,第一基板上设有N个与第一基板绝缘设置的连接端子;第一芯片包括M个第一开关管设于第一基板上,各第一开关管的集电极与第一基板连接,门极通过邦线与一个连接端子连接,N≥2*M;第一连接件设于第一芯片上,与各第一开关管的发射极连接,各第一开关管的发射极之间绝缘设置;第二芯片包括M个第二开关管设于第一连接件上,各第二开关管的发射极与第二基板连接,集电极与一个第一开关管的发射极连接,门极通过邦线与一个连接端子连接。该芯片封装结构提高了芯片的散热面积,降低芯片的工作温度,从而提高芯片的可靠性和使用寿命。
4
CN212750869U
集成电路SIP封装结构
Grant
Publication/Patent Number: CN212750869U Publication Date: 2021-03-19 Application Number: 202021872898.9 Filing Date: 2020-09-01 Inventor: 袁练   Assignee: 深圳市格安电子有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及集成电路技术领域,且公开了集成电路SIP封装结构,包括基板和集成电路本体,基板的下表面开设有多个接线孔,多个接线孔的孔壁开设有连接槽,且连接槽的内壁固定连接有导电块,基板的上表面开设有连接凹槽,且连接凹槽的槽壁活动连接有盖罩,基板的上表面边缘处固定连接有挡框,盖罩的外壁固定套接有L形套,L形套的内壁固定连接有橡胶垫,挡框的内部开设有多个空腔,空腔的腔壁活动连接有限位机构,L形套的外壁开设有多个与限位机构连接端相配合的插孔。本实用新型能够有效提高集成电路SIP封装结构拆装的便捷性和效率,同时提高了集成电路维护的便捷性,也能够有效提高集成电路SIP封装结构的散热效率。
5
CN107851620B
功率半导体模块
Grant
Publication/Patent Number: CN107851620B Publication Date: 2021-01-22 Application Number: 201680043293.9 Filing Date: 2016-07-04 Inventor: 弗兰克·奥斯特瓦尔德   罗纳德·艾泽勒   霍尔格·乌利齐   Assignee: 丹佛斯硅动力有限责任公司   IPC: H01L23/31 Abstract: 本发明公开了一种功率半导体模块,该功率半导体模块包括:基板;半导体,该半导体设置在该基板的顶侧上;以及封装体,该封装体形成于该半导体和该基板上,其中,该封装体在其顶侧具有开口,该半导体和该基板的端子触点通过这些开口暴露于外部并且可从外部触及。
6
CN109119387B
封装结构
Grant
Publication/Patent Number: CN109119387B Publication Date: 2021-01-26 Application Number: 201811024608.2 Filing Date: 2018-09-04 Inventor: 罗程远   申永奇   Assignee: 京东方科技集团股份有限公司   IPC: H01L23/31 Abstract: 本发明涉及一种封装结构,包括基板和封装盖板,所述基板上设置第一限位件,所述封装盖板上设置用于与所述第二限位件相配合以对所述基板和所述封装盖板进行对合限位的第二限位件。本发明的有益效果是:在第一限位件和第二限位件的辅助下完成基板和盖板的压合,保证对位精度。
7
CN212542408U
一种半导体封装结构
Grant
Publication/Patent Number: CN212542408U Publication Date: 2021-02-12 Application Number: 202021006600.6 Filing Date: 2020-06-04 Inventor: 韩波   Assignee: 汉斯自动化科技(江苏)有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及半导体封装技术领域,公开了一种半导体封装结构,包括封装座和封装盖;所述封装座上方套置有封装盖,所述封装盖两侧一体成型有安装块,所述安装块四角安装有固定柱,所述封装座两侧一体成型有安装座,所述安装座四角开设有插孔,所述固定柱插入于插孔内;所述固定柱内侧顶部安装有弹簧,所述固定柱两侧开设有穿孔。本实用新型通过固定柱插入插孔内,插入时则会挤压V型PE塑料片,此时V型PE塑料片可位于穿孔内展平,而固定柱完成插入插孔内后,通过弹簧的回弹力可带动活动块向上移动,此时V型PE塑料片则可弯曲,弯曲后的V型PE塑料片即可对固定柱进行限位固定,可避免固定柱位于插孔内脱出。
8
CN212303641U
用于CPGA陶瓷封装的隔离保护装置
Grant
Publication/Patent Number: CN212303641U Publication Date: 2021-01-05 Application Number: 202021196708.6 Filing Date: 2020-06-24 Inventor: 廖小平   王毅恒   Assignee: 无锡中微高科电子有限公司   中国电子科技集团公司第五十八研究所   IPC: H01L23/16 Abstract: 本实用新型涉及一种用于CPGA陶瓷封装的隔离保护装置,包括外侧绝缘围板、内侧绝缘围板与绝缘底板,在外侧绝缘围板内设有内侧绝缘围板,外侧绝缘围板的下端部与内侧绝缘围板的下端部通过绝缘底板相连,外侧绝缘围板的内壁面与内侧绝缘围板的外壁面之间呈间隔设置,内侧绝缘围板所围成的区域为镂空。本实用新型结构简单,在使用时能隔离打火杆与针脚,避免打火杆与针脚放电,提高了焊接良率。
9
CN212365958U
一种芯片区压边集成电路引线框架
Grant
Publication/Patent Number: CN212365958U Publication Date: 2021-01-15 Application Number: 202021116708.0 Filing Date: 2020-06-16 Inventor: 朱仕镇   Assignee: 深圳市三联盛科技股份有限公司   IPC: H01L23/495 Abstract: 本实用新型公开了一种芯片区压边集成电路引线框架,包括引线框架主体,内塑封体与外塑封体塑封后上端形成第一空腔,且下端形成第二空腔,第一空腔与第二空腔关于引线框架主体中心对称,在封装好的引线框架受到外来安装时,第一空腔与第二空腔可使得部分安装力先分散到内塑封体与外塑封体的两侧,第一空腔与第二空腔起到一定的缓冲作用,大大降低引线框架主体受到的安装了,保证引线框架主体的完整,芯片安装在芯片区内后两侧中心对称点焊有合金焊接区,先将芯片安装在芯片区内进行初步固定,再通过合金焊接区进行二次固定,提高芯片在引线框架主体上的稳固性。
10
CN108962772B
封装结构及其形成方法
Grant
Publication/Patent Number: CN108962772B Publication Date: 2021-01-22 Application Number: 201810796545.6 Filing Date: 2018-07-19 Inventor: 石磊   Assignee: 通富微电子股份有限公司   IPC: H01L21/56 Abstract: 一种封装结构及其形成方法,其中封装结构的形成方法包括:提供基板,所述基板表面具有粘合层;在所述粘合层表面形成改善层,所述改善层内具有开口,所述开口底部暴露出粘合层表面;提供若干芯片,所述芯片包括功能面;贴装芯片,使所述功能面与开口底部的粘合层贴合。所述方法形成的封装结构较好。
11
CN109962039B
一种半导体器件及电子装置
Grant
Publication/Patent Number: CN109962039B Publication Date: 2021-01-26 Application Number: 201711421293.0 Filing Date: 2017-12-25 Inventor: 崔登峰   宋春   仇峰   曾红林   周鸣   Assignee: 中芯国际集成电路制造(上海)有限公司   中芯国际集成电路制造(北京)有限公司   IPC: H01L23/31 Abstract: 本发明提供一种半导体器件及电子装置,所述半导体器件包括:半导体衬底;形成于所述半导体衬底上的芯片;围绕所述芯片的密封环;位于所述芯片与所述密封环之间的隔离区,所述隔离区的层间介电层中形成有若干交错排列的阻挡结构。本发明提供的半导体器件,在密封环与芯片之间增加了阻挡结构,从而避免刻蚀液进入密封环内部的芯片,进一步避免内部芯片受到损伤。
12
CN112420527A
半导体裸片的临时后辅助嵌入
Public
Publication/Patent Number: CN112420527A Publication Date: 2021-02-26 Application Number: 202010847266.5 Filing Date: 2020-08-21 Inventor: R·克尼佩尔   T·沙夫   Assignee: 英飞凌科技股份有限公司   IPC: H01L21/56 Abstract: 一种方法,其包括:提供具有第一主表面、与第一主表面相反的第二主表面和第一主表面与第二主表面之间的边缘的半导体裸片;将临时间隔件施加到所述半导体裸片的第一主表面的第一部分,所述第一部分相对于所述第一主表面的外周部分向内定位;在施加所述临时间隔件之后,将所述半导体裸片至少部分地嵌入到嵌入材料中,所述嵌入材料覆盖所述边缘和所述半导体裸片的第一主表面的外周部分,并接触所述临时间隔件的侧壁;以及在所述嵌入之后,将所述临时间隔件从所述半导体裸片的第一主表面移除,以暴露所述半导体裸片的第一主表面的第一部分。还提供了通过所述方法生产的半导体装置。
13
US2021057470A1
SENSOR PACKAGE STRUCTURE
Publication/Patent Number: US2021057470A1 Publication Date: 2021-02-25 Application Number: 16/803,430 Filing Date: 2020-02-27 Inventor: Hung, Li-chun   Lee, Chien-chen   Hsu, Jui-hung   Yang, Sheng   Yang, Jo-wei   Assignee: KINGPAK TECHNOLOGY INC.   IPC: H01L27/146 Abstract: A sensor package structure includes a substrate, a sensor chip disposed on the substrate, a light permeable layer arranged above the sensor chip, and a glue layer formed on the substrate. The light permeable layer includes a top surface, a bottom surface, and a plurality of lateral surfaces. The top surface has a plurality of edges respectively connected to the lateral surfaces covered by the glue layer. The glue layer includes a top curved surface having a top edge connected to the edges, and defines a plurality of tangent planes respectively passing through the edges and being tangent to the top curved surface. Between any one of the lateral surfaces and the adjacent one of the tangent planes, there exists an angle ranging from 38 to 53 degrees. And a difference between any two of the angles is equal to or less than 8 degrees.
14
CN109216296B
半导体封装件和方法
Grant
Publication/Patent Number: CN109216296B Publication Date: 2021-02-12 Application Number: 201810722317.4 Filing Date: 2018-06-29 Inventor: 王博汉   郭宏瑞   胡毓祥   Assignee: 台湾积体电路制造股份有限公司   IPC: H01L23/31 Abstract: 在实施例中,器件包括:模塑料;密封在模塑料中的集成电路管芯;邻近集成电路管芯的通孔;以及位于集成电路管芯、模塑料和通孔上方的再分布结构,再分布结构电连接至集成电路管芯和通孔,再分布结构包括:设置在模塑料上方的第一介电层;穿过第一介电层延伸的第一导电通孔;设置在第一介电层和第一导电通孔上方的第二介电层;以及穿过第二介电层延伸并且延伸至第一导电通孔的部分内的第二导电通孔,第一导电通孔和第二导电通孔之间的界面是非平面的。本发明的实施例还涉及半导体封装件和方法。
15
CN107195589B
半导体装置
Grant
Publication/Patent Number: CN107195589B Publication Date: 2021-03-16 Application Number: 201710133212.0 Filing Date: 2017-03-08 Inventor: 岩政直树   Assignee: 东芝存储器株式会社   IPC: H01L23/10 Abstract: 本发明的实施方式提供一种能够使焊垫的腐蚀减少而进一步提升半导体芯片与金属线的配置的自由度的半导体装置。实施方式的半导体装置具备衬底、第1半导体芯片、金属线、粘接部、及第2半导体芯片。第1半导体芯片设置在所述衬底上。金属线将所述衬底上的配线与所述第1半导体芯片上的连接电极连接。粘接部具有设置在所述第1半导体芯片的上方的矩形状的第1粘接层、及位于所述第1粘接层的四个角的下部的柱状的第2粘接层,且所述金属线距所述连接电极的最大高度小于所述连接电极与所述第1粘接层的间隔,所述第2粘接层在矩形状的所述第1粘接层中的2对对边中至少1对对边的各自的下部具有开口部。第2半导体芯片设置在所述粘接部上。
16
EP3411903B1
MOLDED MODULE, METHOD FOR PRODUCING A MOLDED MODULE AND MOLD FOR INJECTION MOLDING A MOLDED MODULE
Publication/Patent Number: EP3411903B1 Publication Date: 2021-03-10 Application Number: 17702052.6 Filing Date: 2017-01-25 Inventor: Michels, Daniel   Aydogmus, Irfan   Suenner, Thomas   Kluthe, Christian   Messner, Oliver   Lemm, Alexander   Wehrmann, Frank   Kovacs, Vince   Assignee: Robert Bosch GmbH   IPC: H01L23/31
17
CN110692135B
芯片封装结构和电子设备
Grant
Publication/Patent Number: CN110692135B Publication Date: 2021-03-19 Application Number: 201980002453.9 Filing Date: 2019-06-14 Inventor: 董昊翔   Assignee: 深圳市汇顶科技股份有限公司   IPC: H01L23/49 Abstract: 一种芯片封装结构和电子设备,能够减小芯片封装的厚度,实现芯片封装超薄化。该一种芯片封装结构,包括:芯片、基板、引线和引线保护胶;所述引线用于电连接所述芯片和所述基板;所述引线保护胶用于支撑所述引线,其中,所述引线保护胶的最高点不高于所述引线的上沿的最高点。
18
CN212750868U
高可靠性的功率器件
Grant
Publication/Patent Number: CN212750868U Publication Date: 2021-03-19 Application Number: 202021463604.7 Filing Date: 2020-07-22 Inventor: 何洪运   郝艳霞   沈加勇   Assignee: 苏州固锝电子股份有限公司   IPC: H01L23/31 Abstract: 本实用新型公开一种高可靠性的功率器件,包括由环氧封装体包覆的芯片基板、芯片和连接片,所述连接片的下表面自环氧封装体中裸露出,所述芯片的一表面与此连接片的上表面焊接连接,所述芯片的另一表面与连接片的一端连接,所述连接片的另一端自环氧封装体内延伸出;分别位于芯片上、下两侧的连接片、芯片基板之间的厚度比值为1:0.9~1.1。本实用新型降低了产品的结构应力,大大减小了芯片碎裂的风险,提高了器件的稳定性和使用寿命。
19
CN112582357A
半导体装置及半导体装置的制造方法
Public
Publication/Patent Number: CN112582357A Publication Date: 2021-03-30 Application Number: 202011022411.2 Filing Date: 2020-09-25 Inventor: 村田大辅   Assignee: 三菱电机株式会社   IPC: H01L23/31 Abstract: 本发明涉及半导体装置及半导体装置的制造方法,其目的在于得到能够抑制键合导线的损伤的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有:基座板;第1半导体芯片,其设置于该基座板之上;键合导线,其与该第1半导体芯片在第1接合部处接合,键合导线在比该第1接合部更靠上方处具有弯曲部;第1封装部件,其从该基座板的上表面起设置至比该第1接合部高且比该弯曲部低的高度,覆盖该第1接合部;以及第2封装部件,其设置于该第1封装部件之上,覆盖该弯曲部,第2封装部件与该第1封装部件相比弹性模量低。
20
CN112585747A
灌封料、使电气或电子部件电绝缘的方法和电绝缘部件
Public
Publication/Patent Number: CN112585747A Publication Date: 2021-03-30 Application Number: 201980055969.X Filing Date: 2019-07-23 Inventor: G·海特曼   S·亨内克   S·凯斯纳   Assignee: 罗伯特·博世有限公司   IPC: H01L23/29 Abstract: 本发明涉及灌封料。其包含5.0‑30.0重量%的反应性颗粒,该反应性颗粒选自粒径为最大5.0µm的氧化镁颗粒、多孔氧化镁颗粒附聚物、粒径为最大0.5µm的氧化硅颗粒、粒径为最大0.5µm的硅酸颗粒及其混合物,45.0‑90.0重量%的粒径大于1µm的填料颗粒和/或填料纤维,和5.0‑20.0重量%的水。在用于使电气或电子部件电绝缘的方法中,用该灌封料灌封(11)该部件。随后在水饱和的气氛中在50℃至95℃的温度下对其进行热处理(12),以及干燥。由此可生产电绝缘部件。
Total 500 pages