Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1 CN110648980A
芯片封装结构及相机装置
Under Examination
Title (English): Chip Encapsulation Structure and Camera Device
Publication/Patent Number: CN110648980A Publication Date: 2020-01-03 Application Number: 201810673837.0 Filing Date: 2018-06-26 Inventor: 李堃   陈信文   张龙飞   马晓梅   Assignee: 三赢科技(深圳)有限公司   鸿海精密工业股份有限公司   IPC: H01L23/31 Abstract: 一种芯片封装结构,其包括:电路基板,所述电路基板包括第一表面及与第一表面相背的第二表面,所述电路基板开设有贯穿所述第一表面及第二表面的开窗;影像感测器芯片,所述影像感测器倒装设置于所述电路基板的第二表面,所述影像感测器芯片包括感光区,所述开窗显露所述感光区;以及封装基座,所述封装基座与所述电路基板通过模塑的方式形成为一体,且位于所述电路基板的第一表面,所述封装基座包括通光孔,所述通光孔位于所述影像感测器芯片的光路上。
2 CN210040174U
一种便于安装的集成电路封装结构
Valid
Title (English): An easy-to-install IC package structure
Publication/Patent Number: CN210040174U Publication Date: 2020-02-07 Application Number: 201921082267.4 Filing Date: 2019-07-11 Inventor: 朱培轩   Assignee: 深圳市德铭祺电子科技有限公司   IPC: H01L23/31 Abstract: 本实用新型公开了一种便于安装的集成电路封装结构,包括封装壳,封装壳的内壁上设置有集成电路主体,封装壳左右两侧的中点处均螺纹连接有螺纹杆,螺纹杆远离封装壳的一端固定连接有转盘,螺纹杆远离转盘的一端贯穿封装壳且延伸至其内部。本实用新型通过螺纹杆、转盘、活动板、滚动轴承、滚轮、固定块、卡槽、安装块、斜块、卡块和缓冲弹簧的相互配合,实现了一种便于安装的集成电路封装结构,解决了上述背景技术中提出的问题,把集成电路进行封装时,避免需要使用专业的工具进行安装,安装过程简单方便,同时给后期拆卸集成电路进行维护带来方便,大大提高了封装集成电路时的效率,给使用者带来极大的便利。
3 WO2020024115A1
CHIP ASSEMBLY AND TERMINAL DEVICE
Publication/Patent Number: WO2020024115A1 Publication Date: 2020-02-06 Application Number: 2018097814 Filing Date: 2018-07-31 Inventor: Chang, Ming   Ye, Guanhong   Assignee: HUAWEI TECHNOLOGIES CO., LTD.   IPC: H01L23/31 Abstract: A chip assembly and a terminal device, which are used to achieve the bonding of an upper substrate to a lower substrate, so that the relative position of the upper substrate and the lower substrate is stabilized, thereby improving the performance of the chip assembly. The chip assembly comprises: a first substrate and a second substrate arranged opposite to each other, the second substrate being provided with a feeding path; a first radiation patch disposed on a surface of the first substrate facing toward or away from the second substrate; a second radiation patch disposed on a surface of the second substrate facing toward the first substrate, the first radiation patch being coupled to the second radiation patch; a radio frequency processing chip disposed on a surface of the second substrate facing away from the first substrate and electrically connected to the second substrate for use in feeding the second radiation patch by means of the feeding path; one or more solder balls, each solder ball being placed between the first substrate and the second substrate for use in achieving the connection of the first substrate and the second substrate; and one or more pieces of first adhesive, wherein the first substrate is provided with one or more via holes, one end of each piece of first adhesive is disposed in one via hole, and the other end is connected to the surface of the second substrate facing toward the first substrate for use in fixing the relative position of the first substrate and the second substrate.
4 CN106158778B
具有侧面接触垫和底部接触垫的集成电路封装
Valid
Publication/Patent Number: CN106158778B Publication Date: 2020-07-17 Application Number: 201510226315.2 Filing Date: 2015-03-12 Inventor: 徐艳博   毕建设   王津生   王志杰   宗飞   Assignee: 恩智浦美国有限公司   IPC: H01L23/31 Abstract: 本公开涉及具有侧面接触垫和底部接触垫的集成电路封装。封装的集成电路器件包括基板模块、引线、具有第一和第二组管芯接触垫的IC管芯、以及封装剂。基板模块具有分别在其上表面和下表面的上导电接触件组和下导电接触件组。上导电接触件组被电连接至下导电接触件组。第一组管芯接触垫被电连接至上导电接触件组。第二组管芯接触垫被电连接至引线。某些实施例为具有引线和支撑不同类型的外部连接(诸如BGA和QFN)的导电球两者的多形式封装器件。
5 CN210073814U
一种集成电路芯片的装饰结构及电子设备
Valid
Title (English): A Decorative Structure and Electronic Equipment of IC Chip
Publication/Patent Number: CN210073814U Publication Date: 2020-02-14 Application Number: 201920732633.X Filing Date: 2019-05-21 Inventor: 易治明   袁超   徐威   Assignee: 东莞市光纳光电科技有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及一种集成电路芯片的装饰结构及电子设备,该装饰结构包括:光阻层,设置在集成电路芯片的上方,光阻层由具有第一折射率的光阻剂构成,光阻层的上表面形成有凹槽;第二折射率层,设置在光阻层的上方以覆盖光阻层的上表面,第二折射率层具有不同于第一折射率的第二折射率;其中,第二折射率层至少填充所述凹槽的部分。本实用新型直接在集成电路芯片上设置的光阻层上进行光学蚀刻从而加工形成纹理图案,不需要纹理模板和转印,加工简单,图案灵活,生产效率高且纹理结构更清晰。
6 CN210200698U
扇出型封装结构
Publication/Patent Number: CN210200698U Publication Date: 2020-03-27 Application Number: 201920990815.7 Filing Date: 2019-06-28 Inventor: 王耀尘   白祐齐   夏鑫   Assignee: 南通通富微电子有限公司   IPC: H01L23/31 Abstract: 本申请公开了一种扇出型封装结构,包括:芯片模组,包括:至少一个芯片,芯片包括设有多个第一焊盘的正面;第一塑封层,第一塑封层包覆芯片的正面和侧面且对应第一焊盘的位置处设有用于暴露出焊盘的避让口;金属再布线层,金属再布线层通过避让口与第一焊盘连接;封装基板,包括面向芯片的正面的安装面,芯片模组连接设置于安装面上;第二塑封层,固定设置于安装面上,塑封层包覆芯片模组上异于面向安装面的侧面。本申请提供的扇出型封装结构,可使得芯片模组得到较好的保护以在潮湿、离子污染等恶劣的使用环境中延长使用寿命,且还可以提高芯片模组的抗机械振动强度和抗冲击强度。
7 CN107230666B
扇出型半导体封装件
Valid
Title (English): Fan-out semiconductor packaging
Publication/Patent Number: CN107230666B Publication Date: 2020-01-10 Application Number: 201710181440.5 Filing Date: 2017-03-24 Inventor: 金恩实   李斗焕   边大亭   高泰昊   金暎阿   Assignee: 三星电子株式会社   IPC: H01L23/31 Abstract: 本发明提供一种扇出型半导体封装件。该扇出型半导体封装件包括:第一互连构件,具有通孔;半导体芯片,设置在第一互连构件的通孔中并具有其上设置有连接焊盘的有效表面和与有效表面背对的无效表面;包封剂,包封半导体芯片的无效表面和第一互连构件的至少部分;第二互连构件,设置在第一互连构件和半导体芯片的有效表面上;及增强层,设置在包封剂上。第一互连构件和第二互连构件分别包括电连接到半导体芯片的连接焊盘的重新分布层。
8 CN107403764B
电子封装件
Valid
Title (English): Electronic package
Publication/Patent Number: CN107403764B Publication Date: 2020-02-21 Application Number: 201610375786.4 Filing Date: 2016-05-31 Inventor: 林长甫   姚进财   余国华   黄富堂   Assignee: 矽品精密工业股份有限公司   IPC: H01L23/31 Abstract: 一种电子封装件,包括:封装件本体、结合该封装件本体并具电性功能的多个导电元件、以及结合该封装件本体且未具电性功能的虚设块,以藉由该虚设块分散该电子封装件的应力,使该电子封装件能消除应力集中的问题,故能避免该电子封装件于热循环时发生脱层问题。
9 CN106876341B
半导体元件
Valid
Publication/Patent Number: CN106876341B Publication Date: 2020-06-05 Application Number: 201610565349.9 Filing Date: 2016-07-18 Inventor: 王泰瑞   张祖强   鍾育华   陈韦翰   姚晓强   Assignee: 财团法人工业技术研究院   IPC: H01L23/31 Abstract: 一种半导体元件,包括可挠式基板、阻隔层、绝热层、元件层、介电材料层以及应力吸收层。阻隔层配置于可挠式基板上。绝热层配置于阻隔层上,其中绝热层的导热系数小于20W/mK。元件层配置于绝热层上。介电材料层配置于元件层上,且介电材料层以及绝热层中包括至少一沟渠。应力吸收层配置于介电材料层上,且应力吸收层填入所述至少一沟渠中。
10 CN210200697U
一种防止产品厚度不均匀的阵列式基板
Publication/Patent Number: CN210200697U Publication Date: 2020-03-27 Application Number: 201920982559.7 Filing Date: 2019-06-27 Inventor: 林科闯   吴斌   Assignee: 厦门市三安集成电路有限公司   IPC: H01L23/31 Abstract: 本实用新型公开了一种防止产品厚度不均匀的阵列式基板,包括基板和阻挡条,基板上具有阵列分布的多个功能单元,阻挡条固定在基板的边缘将基板上的功能单元包围。本实用新型既能满足塑封品质的要求,又能维持较小的生产成本。
11 CN211320083U
芯片封装结构
Valid
Publication/Patent Number: CN211320083U Publication Date: 2020-08-21 Application Number: 202020041639.5 Filing Date: 2020-01-09 Inventor: 崔中秋   沈志杰   刘路路   王威   姜迪   王腾   Assignee: 多感科技(上海)有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及一种芯片封装结构,所述芯片封装结构包括:电路板;补强板,所述补强板固定于所述电路板上,且所述补强板具有第一开口,所述第一开口暴露出所述电路板的部分表面;芯片组件,位于所述补强板的第一开口内,所述芯片组件包括芯片,所述芯片具有相对的第一表面和第二表面,所述芯片的第二表面固定于所述电路板上,且与所述电路板之间形成有电连接,所述补强板的顶部表面高于所述芯片组件的顶部表面。所述芯片封装结构的厚度较小。
12 CN108695273B
窗口型球栅阵列封装组件
Valid
Publication/Patent Number: CN108695273B Publication Date: 2020-05-26 Application Number: 201810472231.0 Filing Date: 2017-07-17 Inventor: 庄凌艺   Assignee: 长鑫存储技术有限公司   IPC: H01L23/31 Abstract: 本发明提供一种窗口型球栅阵列封装组件,包括:基板,具有相对的第一表面及第二表面,且形成有贯穿第一表面及第二表面的窗口;胶粘层,具有位于窗口两侧的第一胶粘面和第二胶粘面,形成于基板的第二表面上;芯片,通过第一胶粘面和第二胶粘面固定于基板的第二表面上;焊线,穿过窗口并电性连接芯片和基板;塑封体,形成于基板的第二表面上与窗口内,以包裹芯片和焊线;其中,塑封体覆盖胶粘层的边缘,胶粘层的边缘包括若干个圆弧形边角,芯片的黏贴表面的至少一角隅对准在由其中一个圆弧形边角所构成的圆面积中。本发明可以避免芯片裂损问题,同时又可以增大胶粘区域,更好的固定芯片。
13 CN210607224U
封装结构和电子设备
Valid
Publication/Patent Number: CN210607224U Publication Date: 2020-05-22 Application Number: 201922034849.1 Filing Date: 2019-11-21 Inventor: 王伟   王文涛   宋其超   孙艳美   孙恺   汪奎   Assignee: 青岛歌尔智能传感器有限公司   IPC: H01L23/31 Abstract: 本实用新型公开一种封装结构和电子设备。其中,所述封装结构包括:电路基板,所述电路基板的表面设置有裸露金属层,所述裸露金属层的边缘设有对位部;和盖子,所述盖子贴装于所述电路基板设有所述裸露金属层的表面,并完全覆盖所述裸露金属层,所述对位部至少部分显露于所述盖子。本实用新型的技术方案可以目视盖子的偏移情况,从而提升生产效率。
14 CN211017055U
一种大尺寸芯片4D封装的堆叠结构
Valid
Publication/Patent Number: CN211017055U Publication Date: 2020-07-14 Application Number: 201921853324.4 Filing Date: 2019-10-31 Inventor: 张军军   Assignee: 太极半导体(苏州)有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及一种大尺寸芯片4D封装的堆叠结构,包含基板以及由下到上依次堆叠在基板上的第一层芯片、第二层芯片、第三层芯片和第四层芯片;其中一、二、四层芯片采用普通粘片膜DAF,三层芯片采用可流动膜FOW,其中一、二层芯片错开堆叠,二、三层芯片采用wire in DAF技术垂直堆叠,三、四层芯片朝另一边错开堆叠;在芯片尺寸较大的情况下,仍能进行四颗芯片的堆叠封装;在不改变封装尺寸的同时,通过采用新的堆叠结构,有效增加了芯片封装密度从而提高芯片的存储密度。
15 CN111816627A
一种存储封装芯片及其引脚复用方法
Under Examination
Publication/Patent Number: CN111816627A Publication Date: 2020-10-23 Application Number: 202010941299.6 Filing Date: 2020-09-09 Inventor: 卢中舟   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/31 Abstract: 本申请公开了一种存储封装芯片及其引脚复用方法。所述存储封装芯片包括能够接收相同的外部输入信号的至少一存储芯片和一扩展芯片;通过在扩展芯片中增设具有用于设置扩展芯片引脚组的复用及功能切换的状态位的状态寄存器,可以实现扩展芯片内部相应状态位的配置,进而使得扩展芯片支持QPI模式,并可与存储芯片同步。
16 CN111886691A
一种芯片组合件及终端设备
Under Examination
Publication/Patent Number: CN111886691A Publication Date: 2020-11-03 Application Number: 201880091629.8 Filing Date: 2018-07-31 Inventor: 常明   叶冠宏   Assignee: 华为技术有限公司   IPC: H01L23/31 Abstract: 一种芯片组合件及终端设备,用以实现上基板与下基板的粘合,使得上基板与下基板的相对位置稳定,从而提高芯片组合件的性能。该芯片组合件包括:相对设置的第一基板和第二基板,且第二基板中设有馈电路径;第一辐射贴片,设置于第一基板朝向或背对第二基板的表面;第二辐射贴片,设置于第二基板朝向第一基板的表面,第一辐射贴片与第二辐射贴片耦合;射频处理芯片,设置于第二基板背对第一基板的表面,与第二基板电连接,用于通过馈电路径向第二辐射贴片馈电;一个或多个锡球,每个锡球置于第一基板和第二基板之间,用于实现第一基板与第二基板的连接;一个或多个第一粘胶,其中第一基板设有一个或多个过孔,每个第一粘胶的一端设置于一个过孔中,另一端与第二基板朝向第一基板的表面连接,用于固定第一基板和第二基板的相对位置。
17 WO2020024547A1
SELECTIVE BACK-METALLIZED CHIP PACKAGE STRUCTURE AND PROCESS METHOD THEREFOR
Publication/Patent Number: WO2020024547A1 Publication Date: 2020-02-06 Application Number: 2018124572 Filing Date: 2018-12-28 Inventor: Wang, Jie   Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY CO., LTD.   IPC: H01L23/31 Abstract: A selective back-metallized chip package structure, comprising a substrate (1). A chip (3) is provided on the substrate (1) by means of a silver colloid (2). The chip (3) comprises a signal pad (31) and a ground pad (32). A molding compound (7) is wrapped above the chip (3). A trench (5) is formed on the molding compound (7) corresponding to an isolation area between the signal pad (31) and the ground pad (32). The trench (5) extends downwards to the surface of the substrate (1). The trench (5) is filled with an insulating material (6). The structure can solve the problem that the signal pad (31) cannot be connected to the chip (3) during loading of the selective back-metallized chips. Also provided is a process method for manufacturing a selective back-metallized chip package structure.
18 CN210040172U
芯片封装结构和电子设备
Valid
Title (English): Chip packaging structure and electronic devices
Publication/Patent Number: CN210040172U Publication Date: 2020-02-07 Application Number: 201920929428.2 Filing Date: 2018-09-29 Inventor: 吴宝全   蒋万里   Assignee: 深圳市汇顶科技股份有限公司   IPC: H01L23/31 Abstract: 本公开涉及芯片封装技术领域,公开了一种芯片封装结构和电子设备。所述芯片封装结构包括基板、连接器、影像传感模块和辅助模块,所述影像传感模块和所述辅助模块利用所述基板进行一体式封装;所述影像传感模块包括影像传感芯片,所述影像传感芯片封装在所述基板的第一表面;所述辅助模块包括至少一个光学辅助芯片,所述至少一个光学辅助芯片封装在所述基板的第二表面,并通过所述基板与所述影像传感芯片进行电性连接;所述连接器连接在所述基板上,用于供所述芯片封装结构与外界单元进行电性连接。本公开实施例可以提高芯片封装模组的集成度并降低模组的总体积。
19 CN210325760U
一种地铁供电用高压防尘型整流二极管封装结构
Publication/Patent Number: CN210325760U Publication Date: 2020-04-14 Application Number: 201921697110.2 Filing Date: 2019-10-11 Inventor: 谢加民   黄祥伟   申元培   李国杰   黄加岭   Assignee: 上海整流器厂有限公司   思源清能电气电子有限公司   IPC: H01L23/31 Abstract: 本实用新型涉及高压器件的技术领域,公开了一种地铁供电用高压防尘型整流二极管封装结构,包括同轴设置的内圈和外圈,两者均采用环氧树脂材料制成,所述内圈用于固定整流二极管的组件,所述外圈的表面沿周向呈弧形,通过浇注工艺将内圈、整流二极管的组件封装在其内部。本实用新型采用环氧树脂材料制成、同轴设置的内圈和外圈,可以起到很好的绝缘作用,利用外圈的弧形表面,使整个整流二极管的外观上看起来像一条山脊,可以有效减少积灰,减少爬电,同时,采用双层结构的内圈和外圈,为绝缘提高了进一步的保障。
20 CN211719578U
电子设备
Valid
Publication/Patent Number: CN211719578U Publication Date: 2020-10-20 Application Number: 201920712259.7 Filing Date: 2019-05-17 Inventor: A·库尔洛姆布   R·科菲   J-m·里维雷   Assignee: 意法半导体(格勒诺布尔2)公司   IPC: H01L23/31 Abstract: 本申请的各实施例涉及一种电子设备。一种光电设备,包括衬底和与该衬底的表面齐平的第一光电芯片。该设备包括覆盖该衬底和该第一光电芯片的盖。该盖包括在该第一光电芯片的第一光学换能区域上方的腔。该设备还包括第二光电芯片,该第二光电芯片具有与该第一光学换能区域间隔开的第二光学换能区域,并且该腔在该第二光学换能区域上方延续。