| No. | Publication Number | Title | Publication/Patent Number Publication/Patent Number |
Publication Date
Publication Date
|
Application Number Application Number |
Filing Date
Filing Date
|
Inventor Inventor | Assignee Assignee |
IPC
IPC
|
|||||
|
1 | CN112204732A |
一种电路板及移动终端
Substantial Examination
|
Publication/Patent Number: CN112204732A | Publication Date: 2021-01-08 | Application Number: 201880094055.X | Filing Date: 2018-05-31 | Inventor： 史洪宾 龙浩晖 | Assignee: 华为技术有限公司 | IPC: H01L23/48 | Abstract: 一种电路板及移动终端，该电路板包括支撑部件，以及与支撑部件层叠的第一部件；其中，支撑部件具有朝向第一部件的第一台阶结构，第一台阶结构具有第一台阶面及第二台阶面，且第一台阶面通过第一焊球与第一部件连接，第二台阶面通过第二焊球与第一部件连接，第一焊球的高度大于第二焊球的高度。在本申请中，通过在支撑部件上设置台阶面，局部增大了与第一部件之间的间隙，并且在支撑部件与第一部件连接时，两个台阶面上分别设置焊球与第一部件连接，从而可以增大一部分焊球的高度，并通过增高的焊球来降低支撑部件与第一部件之间的焊点的跌落和温度循环应力，提高了整个电路板的机械和环境可靠性，同时也就提高了电路板在使用时的安全性。 | |||
|
2 | CN105826283B |
电子设备
Grant
|
Publication/Patent Number: CN105826283B | Publication Date: 2021-02-05 | Application Number: 201510685705.6 | Filing Date: 2015-10-20 | Inventor： 崔源一 洪钟昊 | Assignee: 三星显示有限公司 | IPC: H01L23/48 | Abstract: 本发明涉及一种电子设备，包括：可伸展/可收缩的基底和形成在基底上的配线，配线被分为具有沿前进方向延伸的形状的第一区和其中前进方向弯曲的第二区。配线包括第一导电层和第二导电层，第二导电层由使第二导电层比第一导电层更容易弯曲的材料形成。第一导电层形成在第一区中，并且第二导电层形成在第二区中。 | |||
|
|
3 | CN112447644A |
半导体器件封装件
Public
|
Publication/Patent Number: CN112447644A | Publication Date: 2021-03-05 | Application Number: 202010893748.4 | Filing Date: 2020-08-31 | Inventor： 林承园 李秉玉 全五燮 | Assignee: 半导体元件工业有限责任公司 | IPC: H01L23/48 | Abstract: 本发明涉及半导体器件封装件。在一般方面，一种半导体器件可包括衬底和正电源端子，该正电源端子与该衬底电耦接，该正电源端子被布置在第一平面中。该器件还可包括第一负电源端子，该第一负电源端子从该正电源端子横向地设置并且布置在该第一平面中。该器件还可包括第二负电源端子，该第二负电源端子从该正电源端子横向地设置并且布置在该第一平面中。该正电源端子可设置在该第一负电源端子和该第二负电源端子之间。该器件还可包括导电夹，该导电夹经由导电桥将该第一负电源端子与该第二负电源端子电耦接。该导电桥的一部分可布置在第二平面中，该第二平面与该第一平面平行并且非共面。 | |||
|
|
4 | CN212322986U |
一种立体封装EEPROM存储器
Grant
|
Publication/Patent Number: CN212322986U | Publication Date: 2021-01-08 | Application Number: 202021023591.1 | Filing Date: 2020-06-08 | Inventor： 马玉华 孟庆福 王伟 汤凡 | Assignee: 青岛欧比特宇航科技有限公司 | IPC: H01L23/48 | Abstract: 本实用新型公开了一种立体封装EEPROM存储器，包括基片单体和单体引脚，基片单体上设有单体引脚，多个基片单体垂直堆叠且对应的单体引脚依次上下对应成列，多个堆叠在一起的基片单体的左右两侧设有侧辅助板，两个侧辅助板的上端之间通过嵌合的方式设有封装辅助板，单体引脚依次贯穿侧辅助板，侧辅助板远离基片单体的一侧设有将多个竖直成列的单体引脚连通的金属连片，金属连片的下端向下穿出侧辅助板并弯曲形成接合引脚，使得多个基片单体能够立体封装在一起。本实用新型采用多个存储器基片单体堆叠且两侧设有侧辅助板夹住，形成一个立体封装结构，方便灌胶，且通过侧辅助板上的通孔增强固化胶与侧辅助板的附着力。 | |||
|
|
5 | CN112349652A |
半导体结构及其形成方法
Substantial Examination
|
Publication/Patent Number: CN112349652A | Publication Date: 2021-02-09 | Application Number: 201910733492.8 | Filing Date: 2019-08-09 | Inventor： 张浩 荆学珍 谭晶晶 张田田 肖张茹 许增升 | Assignee: 中芯国际集成电路制造(上海)有限公司 中芯国际集成电路制造(北京)有限公司 | IPC: H01L21/768 | Abstract: 一种半导体结构及其形成方法，其中方法包括：提供基底，基底表面具有介质层；在介质层内形成开口，且开口底部暴露出部分基底表面；在开口底部和侧壁表面、以及介质层表面形成材料膜；在材料膜表面形成阻挡膜；去除开口底部的阻挡膜，在开口侧壁表面和介质层表面形成初始阻挡层；形成初始阻挡层之后，在开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成接触层之后，平坦化导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且插塞位于接触层表面。所述方法形成的半导体结构的性能较好。 | |||
|
|
6 | CN112447639A |
半导体装置、制造半导体装置的方法及微电子器件封装
Public
|
Publication/Patent Number: CN112447639A | Publication Date: 2021-03-05 | Application Number: 201910801247.6 | Filing Date: 2019-08-28 | Inventor： 邱杰 葛爱青 | Assignee: 罗伯特·博世有限公司 | IPC: H01L23/48 | Abstract: 本发明提出一种半导体装置，其包括：基板，其由半导体材料制成并具有相反的第一表面和第二表面，用于布置有源器件的有源器件区域位于基板的第一表面处；导电过孔，其从第一表面向第二表面延伸并至少部分地穿过基板，导电过孔与有源器件区域间隔开，导电过孔中填充有导电材料，其中，至少部分地围绕导电过孔的第一沟槽和第二沟槽彼此间隔开地设置在第一表面处，使得在第一表面上从导电过孔的中心向有源器件区域延伸的至少一条直线依次经过第一沟槽和第二沟槽，其中，与半导体材料相比刚性更大的材料填充在第一沟槽和第二沟槽中。本发明还涉及一种制造半导体装置的方法及一种微电子器件封装。借助于本发明，能够减少由导电过孔引入的应力的影响。 | |||
|
|
7 | CN212322985U |
排针
Grant
|
Publication/Patent Number: CN212322985U | Publication Date: 2021-01-08 | Application Number: 202020515087.7 | Filing Date: 2020-04-09 | Inventor： 邹锦清 张艳青 | Assignee: 东莞市宙辉电子科技有限公司 | IPC: H01L23/48 | Abstract: 本实用新型涉及一种排针，包括基座、及分别连接基座的触角组件与引脚组件；基座包括安装部、及分别连接安装部的延伸部与连接部；触脚组件设置在基座的延伸部上，触脚组件包括第一触角及第二触角；第一触角与第二触角之间设置有间隙槽；引脚组件设置在基座的连接部上，引脚组件包括第一引脚及第二引脚；第一引脚与第二引脚之间设置有容锡槽。上述排针，通过在延伸部上设置第一触角与第二触角，并通过在连接部上设置第一引脚及第二引脚，有效降低线路板上的板孔尺寸，进而有效防止在波峰焊接的时候从板孔位置上冒锡珠，降低产品的不良率，降低产品品质风险。 | |||
|
|
8 | CN107658262B |
一种基于石墨烯复合结构的三维硅通孔垂直互联方法
Grant
|
Publication/Patent Number: CN107658262B | Publication Date: 2021-01-22 | Application Number: 201710899647.6 | Filing Date: 2017-09-28 | Inventor： 陆向宁 刘凡 何贞志 宿磊 樊梦莹 | Assignee: 江苏师范大学 | IPC: H01L21/768 | Abstract: 本发明公开了一种基于石墨烯复合结构的三维硅通孔垂直互联方法，在硅基片上制作硅孔；在硅基片表面及硅孔内壁沉积绝缘层；在绝缘层上沉积阻挡层，在阻挡层上沉积催化金属层；在催化金属层表面生长石墨烯复合结构层；在硅基片上的石墨烯复合结构层表面贴干膜，曝光、显影形成干膜层；在硅孔底面和干膜层表面上沉积种子层；在硅孔内填充导电材料。本发明在硅基片上开孔然后先后沉积绝缘层、阻挡层、催化金属层，再生长石墨烯复合结构层，贴干膜，沉积种子层后填充导电材料，利用石墨烯材料良好的热力学、机械和材料特性，以解决3D TSV结构的高频信号电磁耦合串扰问题。 | |||
|
|
9 | EP2548223B1 |
MICROFABRICATED PILLAR FINS FOR THERMAL MANAGEMENT
|
Publication/Patent Number: EP2548223B1 | Publication Date: 2021-01-13 | Application Number: 11704691.2 | Filing Date: 2011-01-26 | Inventor： Chandrasekaran, Arvind | Assignee: Qualcomm Incorporated | IPC: H01L23/367 | ||||
|
|
10 | CN107887326B |
半导体器件及其制造方法
Grant
|
Publication/Patent Number: CN107887326B | Publication Date: 2021-02-19 | Application Number: 201710367672.X | Filing Date: 2017-05-23 | Inventor： 陈步芳 卢一斌 | Assignee: 台湾积体电路制造股份有限公司 | IPC: H01L21/768 | Abstract: 在制造半导体器件的方法中，对衬底实施热处理，从而在衬底的上层中形成无缺陷层，其中衬底的剩余层是块状层。块状层中的缺陷的密度等于或大于1×10cm，其中缺陷是块状微缺陷。在无缺陷层上方形成电子器件。在无缺陷层中形成开口，使得开口不到达块状层。用导电材料填充开口，从而形成通孔。去除块状层，使得暴露通孔的底部。无缺陷层中的缺陷的密度小于100cm。本发明的实施例还涉及半导体器件。 | |||
|
|
11 | CN112397377A |
第一芯片与晶圆键合方法、芯片堆叠结构
Public
|
Publication/Patent Number: CN112397377A | Publication Date: 2021-02-23 | Application Number: 202011281397.8 | Filing Date: 2020-11-16 | Inventor： 占迪 刘天建 曾甜 郭万里 | Assignee: 武汉新芯集成电路制造有限公司 | IPC: H01L21/18 | Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构，包括：提供第一层第一芯片，第一芯片包括第一金属层；提供晶圆，所述晶圆包括第二金属层；将第一芯片与晶圆键合；形成绝缘层和开孔，所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙；在第一芯片外围的绝缘层内形成开孔，互连结构位于开孔中，第一金属层、第二金属层和互连结构三者电连接，实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV，降低了第一芯片内部连线的设计难度，节省了第一芯片面积。无TSV结构，避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题，且不需考虑第一芯片厚度差异对通孔刻蚀的影响，降低了工艺难度。 | |||
|
|
12 | CN212322995U |
一种基于立体封装技术的DDR2存储器
Grant
|
Publication/Patent Number: CN212322995U | Publication Date: 2021-01-08 | Application Number: 202021036473.4 | Filing Date: 2020-06-09 | Inventor： 孟庆福 马玉华 颜振辉 占连样 | Assignee: 青岛欧比特宇航科技有限公司 | IPC: H01L25/065 | Abstract: 本实用新型公开了一种基于立体封装技术的DDR2存储器，包括芯片单体、单体引脚、基体板、支连柱和接合引脚，芯片单体上设有单体引脚，多个基体板垂直堆叠在一起，除了最下方的基体板，其他的基体板上分别设有芯片单体且设有贴靠单体引脚的支连柱，支连柱的上下两端分别伸出基体板的上下两端面，处于相邻两个基体板上上下对应的两个支连柱的相对端对接在一起，最下方的基体板上支连柱的下端设有接合引脚，使得芯片单体能够先焊接在一个基体板上形成预焊单体，多个预焊单体和一个基体板通过对接形成加固接合体。本实用新型采用预先焊接的方式将存储芯片的芯片单体设在基体板上，然后通过对接的方式实现引脚一一对接通过通过接合引脚引出，结构稳定，方便封装。 | |||
|
|
13 | CN107658263B |
一种基于碳纳米材料复合结构的三维硅通孔垂直互联方法
Grant
|
Publication/Patent Number: CN107658263B | Publication Date: 2021-01-22 | Application Number: 201710900247.2 | Filing Date: 2017-09-28 | Inventor： 陆向宁 何贞志 宿磊 樊梦莹 刘凡 | Assignee: 江苏师范大学 | IPC: H01L21/768 | Abstract: 本发明公开了一种基于碳纳米材料复合结构的三维硅通孔垂直互联方法，在硅基片上制作硅孔；在硅基片表面及硅孔内壁沉积绝缘层；在绝缘层上沉积阻挡层，在阻挡层上沉积催化金属层；刻蚀催化金属层，形成纳米催化颗粒；利用纳米催化颗粒生长碳纳米材料复合层；在硅基片上的碳纳米材料复合结构层表面贴干膜，曝光、显影形成干膜层；在硅孔底面和干膜层表面上沉积种子层；在硅孔内填充导电材料。本发明利用碳纳米材料良好的热学和机械性能，解决由功率密度增加导致的TSV封装结构的散热问题和封装材料间的热应力失配问题，提高3D‑TSV结构的导热性及封装可靠性。 | |||
|
|
14 | CN112185919A |
用于集成电路的背侧集成电压调节器
Substantial Examination
|
Publication/Patent Number: CN112185919A | Publication Date: 2021-01-05 | Application Number: 202011056882.5 | Filing Date: 2020-09-30 | Inventor： 金楠勋 权云成 甘后乐 沈柔政 米哈伊尔·波波维奇 特克久·康 | Assignee: 谷歌有限责任公司 | IPC: H01L23/48 | Abstract: 本公开涉及用于集成电路的背侧集成电压调节器。该技术涉及集成电路(IC)封装。IC封装可以包括封装基板、IC裸片和集成电压调节器裸片。IC裸片可以包括金属层和硅层。金属层可以连接到封装基板。集成电压调节器裸片可以邻近于硅层定位，并且经由一个或多个穿模通孔(TMV)或穿电介质通孔(TDV)连接到封装基板。IC裸片可以是专用集成电路(ASIC)裸片。 | |||
|
|
15 | CN212461669U |
用于全固态全息拍摄芯片焊接的金属端子结构
Grant
|
Publication/Patent Number: CN212461669U | Publication Date: 2021-02-02 | Application Number: 202021334744.4 | Filing Date: 2020-07-09 | Inventor： 不公告发明人 | Assignee: 上海盟云全息科技股份有限公司 | IPC: H01L23/48 | Abstract: 本实用新型公开了一种用于全固态全息拍摄芯片焊接的金属端子结构，包括由绝热材料加工而成的底部端子座和由绝热材料加工而成的顶部端子座，所述底部端子座的顶部与顶部端子座的底部相接触，且底部端子座上固定嵌装有两组金属引脚，每组金属引脚均包括多个呈一条直线分布的金属引脚，所述顶部端子座上呈矩环形开设有多个圆形腔室，且圆形腔室的底部内壁上开设有第一圆形贯穿孔。本实用新型中的全固态全息拍摄芯片当自身产生较大的热量时，全固态全息拍摄芯片中的芯片引脚自动与对应的金属引脚进行断开连接，此时全固态全息拍摄芯片进行静置冷却，有效避免了自身因高温发生损坏。 | |||
|
|
16 | CN112420644A |
包括低K介电层的半导体芯片
Public
|
Publication/Patent Number: CN112420644A | Publication Date: 2021-02-26 | Application Number: 202010316950.0 | Filing Date: 2020-04-21 | Inventor： 李瑌真 卢晙镛 崔慜贞 韩正勋 赵允来 | Assignee: 三星电子株式会社 | IPC: H01L23/48 | Abstract: 提供了一种半导体芯片，该半导体芯片包括：器件层，位于基底上，器件层包括多个半导体器件；布线结构和下布线间介电层，均位于器件层上，下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数；上布线间介电层，布置在下布线间介电层上；隔离凹陷，沿着基底的边缘布置，隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上，并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面；以及覆盖介电层，覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。 | |||
|
|
17 | CN112310022A |
半导体结构
Substantial Examination
|
Publication/Patent Number: CN112310022A | Publication Date: 2021-02-02 | Application Number: 202010441238.3 | Filing Date: 2020-05-22 | Inventor： 施信益 黄则尧 | Assignee: 南亚科技股份有限公司 | IPC: H01L23/48 | Abstract: 本公开提供一种半导体结构。该半导体结构包括一半导体基底、至少一半导体元件、一第一穿基底通孔、一隔离层、一遮蔽层以及一第二穿基底通孔。该基底具有一前表面以及一后表面。该第一穿基底通孔设置在该基底中。该隔离层围绕该第一穿基底通孔设置。该遮蔽层围绕该隔离层设置。该第二穿基底通孔邻近该第一穿基底通孔设置。该半导体元件设置在该基底的一元件区。该第一穿基底通孔通过该基底的该前表面与该后表面而暴露。该隔离层包含一电性隔离材料，并经由一接地层而接地。该第二穿基底通孔通过该基底的该前表面及该后表面而暴露。 | |||
|
|
18 | CN212434619U |
一种改进光电耦合器
Grant
|
Publication/Patent Number: CN212434619U | Publication Date: 2021-01-29 | Application Number: 202021264728.2 | Filing Date: 2020-06-30 | Inventor： 吴炎坤 | Assignee: 深圳市君天恒讯科技有限公司 | IPC: H01L25/16 | Abstract: 本实用新型涉及一种改进光电耦合器。它包括外壳，所述外壳内封装有发光二极管和光敏二极管，所述外壳的一侧设有第一输入引脚、第二输入引脚，所述第一输入引脚与第二输入引脚之间的距离与第一输出引脚与第二输出引脚之间的距离不同。本实用新型通过改变同一侧的两根引脚的间距，以便于用户更直观地区分各个引脚，同时也能防止生产过程中的输入引脚、输出引脚反装的异常情况发生。本实用新型改进光电耦合器在安装在电路板上时，如果出现反装，由于光电耦合器一侧的引脚与电路板上的焊接盘的位置无法对齐，因此光电耦合器无法正常焊接。此时工人便明白是光电耦合器反装了，然后便会重新正向安装光电耦合器。 | |||
|
|
19 | CN112219276A |
一种芯片以及芯片封装方法
Substantial Examination
|
Publication/Patent Number: CN112219276A | Publication Date: 2021-01-12 | Application Number: 201880094194.2 | Filing Date: 2018-11-23 | Inventor： 张晓东 官勇 李珩 | Assignee: 华为技术有限公司 | IPC: H01L23/48 | Abstract: 一种芯片以及芯片封装方法，以增加单位面积内芯片中互连通道的数目，进而提升芯片的带宽，并控制芯片封装的成本。所述芯片包括：布线层；设置在所述布线层上的第一裸片以及半导体板；其中，所述半导体板中设置有第一半导体通道；设置在所述第一裸片以及所述半导体板上的第二裸片；其中，所述第二裸片通过所述第一半导体通道与所述布线层耦合。 | |||
|
|
20 | CN112242375A |
芯片和电子设备
Substantial Examination
|
Publication/Patent Number: CN112242375A | Publication Date: 2021-01-19 | Application Number: 202011119116.9 | Filing Date: 2020-10-19 | Inventor： 刘玉琰 | Assignee: OPPO广东移动通信有限公司 | IPC: H01L23/498 | Abstract: 本申请公开了一种芯片和电子设备，其中芯片包括金属层，所述金属层包括第一金属层，所述第一金属层包括信号网络布线和第一电源网络布线，所述信号网络布线与所述第一电源网络布线不相交，所述信号网络布线包括多条信号线和设置在所述信号线上的第一bump通孔，所述第一bump通孔设置在靠近所述第一金属层的边缘位置，所述第一bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的信号线，所述第一电源网络布线包括多条第一电源线和设置在所述第一电源线上的第二bump通孔，所述第二bump通孔贯穿所述第一金属层，用于连接所述第一金属层和封装基板的电源线。本申请可以优化封装布线。 |
3.Current Quota