Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
21
CN112420644A
包括低K介电层的半导体芯片
Public
Publication/Patent Number: CN112420644A Publication Date: 2021-02-26 Application Number: 202010316950.0 Filing Date: 2020-04-21 Inventor: 李瑌真   卢晙镛   崔慜贞   韩正勋   赵允来   Assignee: 三星电子株式会社   IPC: H01L23/48 Abstract: 提供了一种半导体芯片,该半导体芯片包括:器件层,位于基底上,器件层包括多个半导体器件;布线结构和下布线间介电层,均位于器件层上,下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数;上布线间介电层,布置在下布线间介电层上;隔离凹陷,沿着基底的边缘布置,隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上,并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面;以及覆盖介电层,覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。
22
CN110010575B
一种栓塞互联式的TSV结构及其制作方法
Grant
Publication/Patent Number: CN110010575B Publication Date: 2021-03-30 Application Number: 201811593482.0 Filing Date: 2018-12-25 Inventor: 冯光建   王永河   马飞   程明芳   郁发新   Assignee: 浙江集迈科微电子有限公司   IPC: H01L23/48 Abstract: 本发明公开了一种栓塞互联式的TSV结构及其制作方法,包括载板,载板上设置TSV孔,TSV孔深度小于载板厚度,金属柱生成在TSV孔内,金属柱的高度高于TSV孔深度,金属柱高于TSV孔深度的部分覆盖有金属层,金属层上表面布置RDL,金属柱包括固定部和金属柱本身,金属柱截面呈长方形,固定部全部在金属层内,金属柱上设置绝缘层;本发明提供提高了转接板的互联稳定性的一种栓塞互联式的TSV结构及其制作方法。
23
US2021098339A1
SEMICONDUCTOR DEVICE, AND ASSOCIATED METHOD AND SYSTEM
Publication/Patent Number: US2021098339A1 Publication Date: 2021-04-01 Application Number: 16/679,070 Filing Date: 2019-11-08 Inventor: Peng, Shih-wei   Wu, Chia-tien   Tzeng, Jiann-tyng   Assignee: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LTD.   IPC: H01L23/48 Abstract: A semiconductor device, including a first metal strip extending in a first direction on a first plane; a second metal strip extending in the first direction on a second plane over the first metal strip; a third metal strip immediate adjacent to the second metal strip and extending in the first direction on the second plane; and a fourth metal strip immediate adjacent to the third metal strip and extending in the first direction on the second plane; wherein the first metal strip and the second metal strip are directed to a first voltage source; wherein a distance between the second metal strip and the third metal strip is greater than a distance between the third metal strip and the fourth metal strip.
24
CN212967667U
一种稳定性良好的MCU芯片
Grant
Publication/Patent Number: CN212967667U Publication Date: 2021-04-13 Application Number: 202021970199.8 Filing Date: 2020-09-10 Inventor: 叶钧戊   李明正   胡刚   Assignee: 深圳兴磊科技有限公司   IPC: H01L23/00 Abstract: 本实用新型公开了一种稳定性良好的MCU芯片,包括MCU芯片主体,所述MCU芯片主体的两侧端部均通过胶液粘合固定有边板,所述边板的内部固定有滑杆,所述MCU芯片主体的表面通过所述滑杆活动连接有防护板,所述防护板的下表面与所述MCU芯片主体的上表面连接处通过胶液粘合固定有缓冲垫;通过在MCU芯片主体的两侧设计缓冲垫与防护板,避免MCU芯片集中装置在一起,在运输时易受到挤压造成变形,不便于防护,可以在集中放置运输受到挤压时,此时通过缓冲垫发生形变的作用将防护板的端部在滑杆的外表面滑动,使得防护板处于稳定的缓冲作用,在挤压时通过缓冲垫与防护板对外界缓冲防护,不易损坏。
25
CN106952877B
半导体装置
Publication/Patent Number: CN106952877B Publication Date: 2021-01-01 Application Number: 201611055874.2 Filing Date: 2015-10-16 Inventor: 石山祐介   井本裕儿   藤野纯司   浅田晋助   石原三纪夫   Assignee: 三菱电机株式会社   IPC: H01L23/29 Abstract: 目的在于提供一种半导体装置,其通过减小与由冷热循环引起的引线端子的膨胀收缩相伴的对封装树脂的应力,从而能够抑制在封装树脂产生裂纹,实现高寿命及高可靠性。半导体装置具有:半导体元件(1),其下表面与绝缘基板(4a)侧接合;以及板状的引线端子(3a),其与半导体元件(1)的上表面接合,具有沿水平方向延伸的部分,引线端子(3a)的沿水平方向延伸的部分包含与半导体元件(1)接合且在俯视观察时直线式地延伸的部分,半导体装置还具有将半导体元件(1)与引线端子(3a)的直线式地延伸的部分一起进行封装的封装树脂(5),封装树脂(5)的线膨胀系数是引线端子(3a)的线膨胀系数和半导体元件(1)的线膨胀系数之间的中间值,引线端子(3a)具有将直线式地延伸的部分在水平方向上局部地断开的凹部(7b)或凸部(7a)。
26
CN212434619U
一种改进光电耦合器
Grant
Publication/Patent Number: CN212434619U Publication Date: 2021-01-29 Application Number: 202021264728.2 Filing Date: 2020-06-30 Inventor: 吴炎坤   Assignee: 深圳市君天恒讯科技有限公司   IPC: H01L25/16 Abstract: 本实用新型涉及一种改进光电耦合器。它包括外壳,所述外壳内封装有发光二极管和光敏二极管,所述外壳的一侧设有第一输入引脚、第二输入引脚,所述第一输入引脚与第二输入引脚之间的距离与第一输出引脚与第二输出引脚之间的距离不同。本实用新型通过改变同一侧的两根引脚的间距,以便于用户更直观地区分各个引脚,同时也能防止生产过程中的输入引脚、输出引脚反装的异常情况发生。本实用新型改进光电耦合器在安装在电路板上时,如果出现反装,由于光电耦合器一侧的引脚与电路板上的焊接盘的位置无法对齐,因此光电耦合器无法正常焊接。此时工人便明白是光电耦合器反装了,然后便会重新正向安装光电耦合器。
27
CN112219276A
一种芯片以及芯片封装方法
Substantial Examination
Publication/Patent Number: CN112219276A Publication Date: 2021-01-12 Application Number: 201880094194.2 Filing Date: 2018-11-23 Inventor: 张晓东   官勇   李珩   Assignee: 华为技术有限公司   IPC: H01L23/48 Abstract: 一种芯片以及芯片封装方法,以增加单位面积内芯片中互连通道的数目,进而提升芯片的带宽,并控制芯片封装的成本。所述芯片包括:布线层;设置在所述布线层上的第一裸片以及半导体板;其中,所述半导体板中设置有第一半导体通道;设置在所述第一裸片以及所述半导体板上的第二裸片;其中,所述第二裸片通过所述第一半导体通道与所述布线层耦合。
28
CN112242375A
芯片和电子设备
Substantial Examination
Publication/Patent Number: CN112242375A Publication Date: 2021-01-19 Application Number: 202011119116.9 Filing Date: 2020-10-19 Inventor: 刘玉琰   Assignee: OPPO广东移动通信有限公司   IPC: H01L23/498 Abstract: 本申请公开了一种芯片和电子设备,其中芯片包括金属层,所述金属层包括第一金属层,所述第一金属层包括信号网络布线和第一电源网络布线,所述信号网络布线与所述第一电源网络布线不相交,所述信号网络布线包括多条信号线和设置在所述信号线上的第一bump通孔,所述第一bump通孔设置在靠近所述第一金属层的边缘位置,所述第一bump通孔贯穿所述第一金属层,用于连接所述第一金属层和封装基板的信号线,所述第一电源网络布线包括多条第一电源线和设置在所述第一电源线上的第二bump通孔,所述第二bump通孔贯穿所述第一金属层,用于连接所述第一金属层和封装基板的电源线。本申请可以优化封装布线。
29
CN107251216B
用于微电子结构中的互连垫的表面末道层
Grant
Publication/Patent Number: CN107251216B Publication Date: 2021-03-23 Application Number: 201580077003.8 Filing Date: 2015-02-25 Inventor: S.v.皮坦巴拉姆   K.o.李   Assignee: 英特尔公司   IPC: H01L23/48 Abstract: 可以在微电子结构中形成表面末道层,其中表面末道层可以包括多层夹层结构。因此,可以通过不同的材料层来满足夹层结构的所需要的特性,诸如顺从和抗电迁移,而不是尝试利用单个层来实现这些特性。在一个实施例中,多层夹层结构可以包括两层结构,其中接近焊料互连来形成第一层并且第一层包括形成与焊料互连的易延展接头的材料,以及第二层包括具有在第一层和互连垫之间形成的强抗电迁移的材料。在另外的实施例中,第三层可以邻近互连垫来形成,包括形成与互连垫的易延展接头的材料。
30
CN108376714B
一种SMA贴片二极管
Grant
Publication/Patent Number: CN108376714B Publication Date: 2021-03-16 Application Number: 201810170189.7 Filing Date: 2018-03-01 Inventor: 杨洪文   解学军   孟庆卢   王兴超   林延峰   路尚伟   伊方民   于秀娟   Assignee: 山东沂光集成电路有限公司   IPC: H01L29/861 Abstract: 本发明公开了一种SMA贴片二极管,包括贴片二极管,封装圆盘和贴片二极管连接带,所述贴片二极管的顶端表面设置有凹槽,所述贴片二极管的两端侧边设置有铝片连接引线,所述铝片连接引线的端部相对于贴片二极管的侧边设置有铝片连接头,所述铝片连接引线的底端通过焊接固定设置有铜片,所述铜片的端部相对于铝片连接头的内侧设置有铜片连接头;本发明中设计的铝片连接引线和铜线的结合体可以在保证原有引线导电性的同时,降低其生产成本,增加了刚性性能,且其耐高低温的范围也得到了增强,防止发生变形,保证了二极管使用时的质量,降低了后期维修更换的频率,节省了成本,且操作起来较为简单方便。
31
CN112599491A
基于低热应力硅通孔的硅基板
Public
Publication/Patent Number: CN112599491A Publication Date: 2021-04-02 Application Number: 202011477841.3 Filing Date: 2020-12-15 Inventor: 董刚   姬健   李屾   朱樟明   杨银堂   Assignee: 西安电子科技大学   IPC: H01L23/498 Abstract: 本发明提出了一种基于低热应力硅通孔的硅基板,属于三维集成电路技术领域,在保证电性能的同时,降低硅基板的热应力,包括上下表面分别附着有第一绝缘层的硅衬底板,该硅衬底板上设置有贯穿上下板面的多个硅通孔,所述硅通孔包括从里向外依次嵌套的圆柱状介质材料、空心圆柱状金属铜、空心圆柱状硅材料和空心圆柱状第二绝缘层,所述硅材料与硅衬底板的热膨胀系数相同;所述金属铜的上下底面分别连接有金属材料的接触引线盘。
32
CN212934602U
一种具有内部限位环的硅通孔互连结构
Grant
Publication/Patent Number: CN212934602U Publication Date: 2021-04-09 Application Number: 202021831461.0 Filing Date: 2020-08-28 Inventor: 王俊强   李孟委   李明浩   Assignee: 中北大学   IPC: H01L23/48 Abstract: 一种具有内部限位环的硅通孔互连结构,所述硅通孔互连结构包括:衬底,所述衬底上开设有至少一个通孔;第一绝缘层,所述第一绝缘层设置在所述衬底的上端面和下端面上;第二绝缘层,所述第二绝缘层设置在所述通孔的内壁上;种子层,所述种子层设置在所述通孔内第二绝缘层的表面;金属层,所述金属层填充设置在种子层内侧;以及设置在所述通孔,第二绝缘层,种子层和金属层上的限位部。本实用新型工艺简单,成本较低,可靠性高,制作的硅通孔结构由于内部限位环的存在,有较高的热机械可靠性,具有很高的实用价值。
33
CN109411482B
玻璃芯片接合封装组件
Grant
Publication/Patent Number: CN109411482B Publication Date: 2021-04-13 Application Number: 201710940684.7 Filing Date: 2017-10-11 Inventor: 麦威国   黄巧伶   Assignee: 联咏科技股份有限公司   IPC: H01L27/12 Abstract: 本发明公开一种玻璃芯片接合封装组件,包括玻璃衬底、第一类芯片、第二类芯片和多个连接线。玻璃衬底包括有源区域和与有源区域连接的周边区域。第一类芯片设置于周边区域上,且包括处理器。第二类芯片设置于周边区域上,且位于第一类芯片的一侧上,其中,第二类芯片不同于第一类芯片。连接线配置于周边区域上,且连接第一类芯片和第二类芯片。
34
EP2548223B1
MICROFABRICATED PILLAR FINS FOR THERMAL MANAGEMENT
Publication/Patent Number: EP2548223B1 Publication Date: 2021-01-13 Application Number: 11704691.2 Filing Date: 2011-01-26 Inventor: Chandrasekaran, Arvind   Assignee: Qualcomm Incorporated   IPC: H01L23/367
35
CN107887326B
半导体器件及其制造方法
Grant
Publication/Patent Number: CN107887326B Publication Date: 2021-02-19 Application Number: 201710367672.X Filing Date: 2017-05-23 Inventor: 陈步芳   卢一斌   Assignee: 台湾积体电路制造股份有限公司   IPC: H01L21/768 Abstract: 在制造半导体器件的方法中,对衬底实施热处理,从而在衬底的上层中形成无缺陷层,其中衬底的剩余层是块状层。块状层中的缺陷的密度等于或大于1×10cm,其中缺陷是块状微缺陷。在无缺陷层上方形成电子器件。在无缺陷层中形成开口,使得开口不到达块状层。用导电材料填充开口,从而形成通孔。去除块状层,使得暴露通孔的底部。无缺陷层中的缺陷的密度小于100cm。本发明的实施例还涉及半导体器件。
36
CN107658262B
一种基于石墨烯复合结构的三维硅通孔垂直互联方法
Grant
Publication/Patent Number: CN107658262B Publication Date: 2021-01-22 Application Number: 201710899647.6 Filing Date: 2017-09-28 Inventor: 陆向宁   刘凡   何贞志   宿磊   樊梦莹   Assignee: 江苏师范大学   IPC: H01L21/768 Abstract: 本发明公开了一种基于石墨烯复合结构的三维硅通孔垂直互联方法,在硅基片上制作硅孔;在硅基片表面及硅孔内壁沉积绝缘层;在绝缘层上沉积阻挡层,在阻挡层上沉积催化金属层;在催化金属层表面生长石墨烯复合结构层;在硅基片上的石墨烯复合结构层表面贴干膜,曝光、显影形成干膜层;在硅孔底面和干膜层表面上沉积种子层;在硅孔内填充导电材料。本发明在硅基片上开孔然后先后沉积绝缘层、阻挡层、催化金属层,再生长石墨烯复合结构层,贴干膜,沉积种子层后填充导电材料,利用石墨烯材料良好的热力学、机械和材料特性,以解决3D TSV结构的高频信号电磁耦合串扰问题。
37
CN212322985U
排针
Grant
Publication/Patent Number: CN212322985U Publication Date: 2021-01-08 Application Number: 202020515087.7 Filing Date: 2020-04-09 Inventor: 邹锦清   张艳青   Assignee: 东莞市宙辉电子科技有限公司   IPC: H01L23/48 Abstract: 本实用新型涉及一种排针,包括基座、及分别连接基座的触角组件与引脚组件;基座包括安装部、及分别连接安装部的延伸部与连接部;触脚组件设置在基座的延伸部上,触脚组件包括第一触角及第二触角;第一触角与第二触角之间设置有间隙槽;引脚组件设置在基座的连接部上,引脚组件包括第一引脚及第二引脚;第一引脚与第二引脚之间设置有容锡槽。上述排针,通过在延伸部上设置第一触角与第二触角,并通过在连接部上设置第一引脚及第二引脚,有效降低线路板上的板孔尺寸,进而有效防止在波峰焊接的时候从板孔位置上冒锡珠,降低产品的不良率,降低产品品质风险。
38
CN112397377A
第一芯片与晶圆键合方法、芯片堆叠结构
Substantial Examination
Publication/Patent Number: CN112397377A Publication Date: 2021-02-23 Application Number: 202011281397.8 Filing Date: 2020-11-16 Inventor: 占迪   刘天建   曾甜   郭万里   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L21/18 Abstract: 本发明提供了一种第一芯片与晶圆键合方法、芯片堆叠结构,包括:提供第一层第一芯片,第一芯片包括第一金属层;提供晶圆,所述晶圆包括第二金属层;将第一芯片与晶圆键合;形成绝缘层和开孔,所述绝缘层覆盖第一芯片周侧的晶圆或填充若干第一芯片在晶圆上的间隙;在第一芯片外围的绝缘层内形成开孔,互连结构位于开孔中,第一金属层、第二金属层和互连结构三者电连接,实现第一芯片与晶圆的电性连接。无需在第一芯片内部制作TSV,降低了第一芯片内部连线的设计难度,节省了第一芯片面积。无TSV结构,避免了衬底和TSV间的电性(如绝缘性、寄生电容等)问题,且不需考虑第一芯片厚度差异对通孔刻蚀的影响,降低了工艺难度。
39
EP3792961A1
WIRING MEMBER AND SEMICONDUCTOR MODULE PROVIDED WITH SAME
Publication/Patent Number: EP3792961A1 Publication Date: 2021-03-17 Application Number: 18918204.1 Filing Date: 2018-05-08 Inventor: Takeuchi, Kensuke   Nagao, Takashi   Assignee: Mitsubishi Electric Corporation   IPC: H01L21/60 Abstract: In a wiring member (5A), an element connection portion (52), a plate connection portion (53), and an upper surface portion (51) are at height positions different from one another. The element connection portion (52) has a through hole (55), and the plate connection portion (53) has a through hole (55) and a chamfer (56). The upper surface portion (51) which is not connected to another portion, has projections (57) asymmetrically disposed on both side surfaces thereof. Owing to these features, the type, the orientation, and the front and the back of the wiring member can be easily distinguished. Accordingly, it is possible to prevent incorrect assembling of the wiring member in a semiconductor module.
40
CN112490210A
一种Bump结构及应用此结构的芯片封装体
Substantial Examination
Publication/Patent Number: CN112490210A Publication Date: 2021-03-12 Application Number: 202011630885.5 Filing Date: 2020-12-31 Inventor: 谭小春   Assignee: 合肥矽迈微电子科技有限公司   IPC: H01L23/48 Abstract: 本发明提供的一种Bump结构,包括本体,本体包括第一部分和第二部分,第一部分和第二部分共轴,相互结合形成葫芦状。本发明提供的一种芯片封装体,所述芯片封装体包含所述Bump结构。将本体的形状设计呈葫芦状,当带有本Bump结构的芯片被塑封时,与现有技术相比,在相同空间大小内,本体与塑封体的接触面增大,且葫芦状的中间具有环状的凹陷区域,能够在塑封体内,将塑封体锁固,在后期的工艺程序中,不易使本体移动,提高本体与芯片之间的稳定性,提高芯片的可靠性,本体的第一部分和第二部分共轴,相互结合形成葫芦状,所述第一部分的尺寸与第二部分的尺寸相同,便于生产操作,提高生产效率。
Total 500 pages