Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
61
US2021020511A1
METHOD OF FORMING A THROUGH-SUBSTRATE VIA AND A SEMICONDUCTOR DEVICE COMPRISING A THROUGH-SUBSTRATE VIA
Publication/Patent Number: US2021020511A1 Publication Date: 2021-01-21 Application Number: 16/980,197 Filing Date: 2019-04-03 Inventor: Kraft, Jochen   Parteder, Georg   Jessenig, Stefan   Schrank, Franz   Siegert, Jörg   Assignee: ams AG   IPC: H01L21/768 Abstract: A substrate is provided with a dielectric, a metal layer embedded in the dielectric, and a metallic layer arranged on the metal layer between the substrate and the metal layer. A via hole is formed in the substrate and in a region of the dielectric that is between the substrate and the metal layer. An insulation layer is applied in the via hole and removed from above a contact area of the metal layer, and the metallic layer is completely removed from the contact area. A metallization is applied in the via hole on the contact area.
62
CN112310009A
用于功率模块的外框、功率模块和车辆
Substantial Examination
Publication/Patent Number: CN112310009A Publication Date: 2021-02-02 Application Number: 201910677656.X Filing Date: 2019-07-25 Inventor: 薛选然   郑茂铃   刘锦文   Assignee: 深圳比亚迪微电子有限公司   IPC: H01L23/32 Abstract: 本发明公开了一种功率模块用于功率模块的外框功率模块、功率模块,外壳包括电极件,电极件包括外框安装部和功率芯片安装部,外框安装部一体形成有螺母安装部,螺母安装部内设有螺纹孔,功率芯片安装部适于与功率模块的电极控制器连接。根据本发明的电极件,功率模块的外框可以直接通过电极件与电极控制器连接,无需单独设置螺母,制造成本降低,同时不会出现螺母松动的问题,保证外框与电极控制器固定牢固,使用可靠性高。
63
US2021098342A1
SEMICONDUCTOR DEVICE
Publication/Patent Number: US2021098342A1 Publication Date: 2021-04-01 Application Number: 17/121,696 Filing Date: 2020-12-14 Inventor: Chu, Chung-liang   Chen, Yu-ruei   Assignee: UNITED MICROELECTRONICS CORP.   IPC: H01L23/48 Abstract: A semiconductor device includes a substrate, an isolation structure, a first gate structure, a second gate structure, a first slot contact structure, a first gate contact structure, and a second gate contact structure. The substrate includes a first active region and a second active region elongated in a first direction respectively. The first gate structure, the second gate structure, and the first slot contact structure are continuously elongated in a second direction respectively. The first gate contact structure and the second gate contact structure are disposed at two opposite sides of the first slot contact structure in the first direction respectively.
64
CN112542444A
半导体器件
Substantial Examination
Publication/Patent Number: CN112542444A Publication Date: 2021-03-23 Application Number: 202011405874.7 Filing Date: 2020-12-03 Inventor: 汪恒   徐静静   段念   周俊   Assignee: 武汉新芯集成电路制造有限公司   IPC: H01L23/522 Abstract: 本发明公开了一种半导体器件。所述半导体器件包括:半导体衬底;设于所述半导体衬底一侧的第一阱区;设于所述第一阱区内的器件区;贯穿所述半导体衬底和所述第一阱区的硅通孔结构,所述硅通孔结构包括导电层以及环绕所述导电层设置的绝缘层;以及,设于所述第一阱区内,且隔开所述器件区与所述硅通孔结构的第二阱区,所述第一阱区与所述第二阱区的导电类型不同。本发明能够减小硅通孔结构处的寄生电容在相邻器件电气测量中的影响,从而减小电气测量误差。
65
CN212322987U
一种基于立体封装技术的器件管脚连接结构
Grant
Publication/Patent Number: CN212322987U Publication Date: 2021-01-08 Application Number: 202021202418.8 Filing Date: 2020-06-28 Inventor: 葛文学   马玉华   孟庆福   张水苹   Assignee: 青岛欧比特宇航科技有限公司   IPC: H01L23/48 Abstract: 本实用新型公开了一种基于立体封装技术的器件管脚连接结构,包括承载立框,承载立框竖直且左右两个内侧壁上分别设有多个连接悬臂,连接悬臂上设有侧边卡扣,承载立框上对应连接悬臂设有封装外引脚标示杆。本实用新型通过将基体板和多个芯片基体的左右两侧中部依次嵌入在两个处于同一水平面上的侧边卡扣之间,使得树脂灌封后的承载立框上,封装外引脚标示杆伸出树脂块,芯片基体的芯片引脚和基体板处于树脂块内,方便一次性将多个芯片和一个基体板通过树脂灌封在一起,提高了封装效率。
66
US10886197B2
Controlling via critical dimension with a titanium nitride hard mask
Publication/Patent Number: US10886197B2 Publication Date: 2021-01-05 Application Number: 16/798,374 Filing Date: 2020-02-23 Inventor: Mignot, Yann   Sankarapandian, Muthumanickam   Xu, Yongan   Assignee: International Business Machines Corporation   IPC: H01L23/48 Abstract: An Nblock layer is deposited onto a semiconductor substrate that includes metal deposits. A titanium nitride (TiN) layer is deposited directly onto the Nblock layer; an oxide layer is deposited directly onto the TiN layer; and a via hole is formed through the oxide and TiN layer to contact bottom interconnect. The via hole is aligned to one of the metal deposits in the substrate.
67
CN112563228A
一种具有防护缓冲结构的电极
Substantial Examination
Publication/Patent Number: CN112563228A Publication Date: 2021-03-26 Application Number: 202011214921.X Filing Date: 2020-11-04 Inventor: 杨阳   牛利刚   Assignee: 扬州国扬电子有限公司   IPC: H01L23/48 Abstract: 本发明公开了一种具有防护缓冲结构的电极,电极包括连接单元和底座单元,连接单元和底座单元电气地和机械地连接,底座单元上具有缓冲结构,连接单元和底座单元分别具有伸出部,连接单元和底座单元的伸出部配合形成限制缓冲结构形变程度的限位结构。该电极的缓冲结构在起到抗震缓冲作用的同时不会发生过度形变,降低电极因意外冲击或应力疲劳而损坏的可能,提高电极的寿命,可应用于多种类型的电极上,可根据加工和装配要求灵活调整实施方式。
68
CN212967668U
一种用于射频微波功放器件的封装结构
Grant
Publication/Patent Number: CN212967668U Publication Date: 2021-04-13 Application Number: 202021469549.2 Filing Date: 2020-07-23 Inventor: 李玉   Assignee: 四川齐航盈创科技有限公司   IPC: H01L23/04 Abstract: 本实用新型公开了一种用于射频微波功放器件的封装结构,包括封装盒和固定设置在封装盒侧壁下端的多个引脚,所述封装盒内部底壁上固定设有保护板,所述保护板上设有芯片,所述保护板和芯片之间设有黏胶层,所述黏胶层将保护板和芯片固定粘合在一起,所述封装盒的开口处通过卡合机构固定设有封装盖,且所述封装盖与封装盒紧密贴合设置,所述封装盖的下壁上嵌设有缓冲腔,所述缓冲腔内固定设有第一弹簧。本实用新型设计巧妙,结构科学合理,实现了对封装盖的良好固定,防止在安装过程中可能对芯片产生的损害,同时防止安装后封装盖收到挤压容易破坏芯片的情况发生,并保证了芯片的接片能够与引脚一直保持连通。
69
CN212485336U
一种组合通用型贴片式三极管
Grant
Publication/Patent Number: CN212485336U Publication Date: 2021-02-05 Application Number: 202020943546.1 Filing Date: 2020-05-28 Inventor: 黄志军   Assignee: 河源创基电子科技有限公司   IPC: H01L29/73 Abstract: 本实用新型系提供一种组合通用型贴片式三极管,包括一个中心模块和两个边缘模块;中心模块包括第一绝缘封装体,第一绝缘封装体两侧面的顶部均固定有一绝缘卡位板,第一绝缘封装体内设有第一导电引脚,第一导电引脚上焊接有三极管芯片,三极管芯片上焊接有两根导电引线,导电引线的一端焊接有第一导电块;边缘模块包括第二绝缘封装体,第二绝缘封装体两侧面的顶部均设有一第一卡位凹槽,绝缘卡位板卡接在第一卡位凹槽内,第二绝缘封装体内设有第二导电引脚,第二导电引脚的两侧均连接有一第二导电块,第一导电块与第二导电块紧贴相连。本实用新型通过不同的组合方式形成不同的引脚摆放,通用性强,整体结构稳定牢固。
70
EP3032578B1
METHOD FOR FABRICATING THROUGH-SUBSTRATE VIAS AND CORRESPONDING SEMICONDUCTOR DEVICE
Publication/Patent Number: EP3032578B1 Publication Date: 2021-01-13 Application Number: 15202771.0 Filing Date: 2009-03-12 Inventor: Sabuncuoglu, Tezcan Deniz   Civale, Yann   Swinnen, Bart   Beyne, Eric   Assignee: IMEC VZW   IPC: H01L21/768
71
CN112242368A
芯片和电子设备
Substantial Examination
Publication/Patent Number: CN112242368A Publication Date: 2021-01-19 Application Number: 202011119108.4 Filing Date: 2020-10-19 Inventor: 刘玉琰   Assignee: OPPO广东移动通信有限公司   IPC: H01L23/48 Abstract: 本申请公开了一种芯片和电子设备,其中芯片包括金属层,所述金属层至少包括第一金属层和第二金属层,所述第一金属层与所述第二金属层从上至下依次层叠设置,所述第一金属层包括一个或多个鱼骨走线结构,每个所述鱼骨走线结构均包括第一走线和一条或多条第二走线,多条所述第二走线平行排列,所述第二走线与所述第一走线相交,所述第二金属层包括多条平行排列的第三走线,所述第一走线与所述第三走线相互平行,所述第二走线在垂直投影方向上与所述第三走线相交,所述第一金属层上设有多个bump通孔,所述bump通孔贯穿所述第一金属层,并用于连接所述第一金属层和封装基板的走线。本申请可以节约成本。
72
US2021082759A1
THROUGH SILICON VIA FABRICATION
Publication/Patent Number: US2021082759A1 Publication Date: 2021-03-18 Application Number: 17/095,856 Filing Date: 2020-11-12 Inventor: Higashi, Robert Edward   Lu, Son Thai   Chanhvongsak, Elenita Malasmas   Assignee: Honeywell International Inc.   IPC: H01L21/768 Abstract: One or more embodiments are directed to establishing electrical connections through silicon wafers with low resistance and high density, while at the same time maintaining processability for further fabrication. Such connections through silicon wafers enable low resistance connections from the top side of a silicon wafer to the bottom side of the silicon wafer.
73
CN110021572B
堆叠式封装结构及其制造方法
Grant
Publication/Patent Number: CN110021572B Publication Date: 2021-03-23 Application Number: 201810886640.5 Filing Date: 2018-08-06 Inventor: 陈明志   王啟安   许献文   蓝源富   徐宏欣   方立志   Assignee: 力成科技股份有限公司   IPC: H01L23/48 Abstract: 本发明为一种堆叠式封装结构及其制造方法,该堆叠式封装结构包含有数个堆叠于基座的晶片封装结构,各晶片封装结构具有成形于主动面的外导电元件,各外导电元件具有一切割端缘外露于晶片封装结构的一侧边,侧边导线贯穿成形于封装材并与晶片封装结构的切割端缘形成电连接,基座中设有内连接结构以使侧边导线与外接端子形成电连接,因此,简化了形成电连接的制程以提升堆叠式封装结构的制程的可靠度及UPH(每小时产出率)。
74
CN212750880U
集成芯片、智能功率模块及空调器
Grant
Publication/Patent Number: CN212750880U Publication Date: 2021-03-19 Application Number: 202021234091.2 Filing Date: 2020-06-29 Inventor: 严允健   苏宇泉   Assignee: 广东美的制冷设备有限公司   美的集团股份有限公司   IPC: H01L23/48 Abstract: 本实用新型公开一种集成芯片、智能功率模块及空调器,该集成芯片包括:安装基板,安装基板具有背对设置第一侧表面和第二侧表面,第二侧表面设置有第一安装位及与第一安装位连接的第二安装位;芯片本体,设置于第一安装位上;芯片引脚,芯片引脚的一端设置于第二安装位上,芯片引脚的另一端自安装基板的第二侧表面向背离第一侧表面方向,且远离安装基板中心方向延伸。本实用新型提出了一种新的芯片引脚封装结构,可以增大芯片引脚焊接在电控板上的距离,有利于提高芯片信号的抗干扰能力。
75
CN212907716U
一种铜电极结构
Grant
Publication/Patent Number: CN212907716U Publication Date: 2021-04-06 Application Number: 202022472446.8 Filing Date: 2020-10-30 Inventor: 潘远杰   周祖源   薛兴涛   Assignee: 中芯长电半导体(江阴)有限公司   IPC: H01L23/48 Abstract: 本实用新型提供一种铜电极结构,结构包括带有TSV深孔的基底,所述TSV深孔中具有铜填充柱,所述铜填充柱和基底的接触界面具有氧化物隔离层,所述基底的第一侧通过胶层键合在基板上,所述铜填充柱凸出于所述基底,所述基底第二侧覆盖有PI绝缘胶层,所述PI绝缘胶层上覆盖有PI光刻胶层,所述PI光刻胶层具有显露所述铜填充柱的显影区域,所述显影区域形成有镀铜电极,所述镀铜电极上形成有金属凸块。该方案获得PI绝缘胶层,有效的避免应力破裂并形成良好的侧壁覆盖形态,工艺过程显著降低成本并提高良率。
76
CN112234027A
一种2.5D电子封装结构
Substantial Examination
Publication/Patent Number: CN112234027A Publication Date: 2021-01-15 Application Number: 202011095552.7 Filing Date: 2020-10-14 Inventor: 朱琳   Assignee: 天津津航计算技术研究所   IPC: H01L21/768 Abstract: 本发明涉及一种2.5D电子封装结构,属于集成电路封装领域。本发明在该2.5D封装中,多个集成电路并排安装在转接板上,以提供集成电路之间的连接;其中转接板安装在封装基板上,为了减少翘曲,集成电路的互连层不包括厚金属化层;所述厚金属化层所执行的配电功能至少一部分是由安装在转接板的一个或多个金属化层所执行的。转接板是一个薄扁平基板,厚度大约100微米或更少,由硅制成,在一个或两个主表面上有多个金属化层。所述转接板通过一组凸点连接到所述集成电路;并且它通过一组C4凸点连接到所述封装基板上。本发明可以有效地克服集成电路封装时的翘曲问题。
77
CN110265534B
一种半导体结构
Grant
Publication/Patent Number: CN110265534B Publication Date: 2021-02-05 Application Number: 201910535189.7 Filing Date: 2019-06-20 Inventor: 吴永军   刘亚柱   唐军   齐胜利   Assignee: 合肥彩虹蓝光科技有限公司   IPC: H01L33/62 Abstract: 本发明提出一种半导体结构,包括:基板;多个半导体层,设置在所述基板上;多个导电引线,位于所述多个半导体层上,所述导电引线与所述半导体层形成一夹角,所述夹角在85°‑115°。本发明提出的半导体结构能够提高半导体的发光效率,本发明还提出一种半导体结构的制造方法。
78
CN212485335U
一种轻薄型贴片式三极管
Grant
Publication/Patent Number: CN212485335U Publication Date: 2021-02-05 Application Number: 202020940460.3 Filing Date: 2020-05-28 Inventor: 黄志军   Assignee: 河源创基电子科技有限公司   IPC: H01L29/73 Abstract: 本实用新型系提供一种轻薄型贴片式三极管,包括绝缘封装体、第一导电引脚、第二导电引脚、第三导电引脚和三极管芯片,三极管芯片固定于绝缘散热板上,绝缘散热板上设有引线让位槽;第一导电引脚包括第一导电板和第一导电块,第一导电板的底部设有第一接线槽;第二导电引脚包括第二导电板和第二导电块,第二导电板的底部设有第二接线槽;第三导电引脚上设有与引线让位槽连通的第三接线槽;第一引线的一端焊接在第一接线槽内,第二引线的一端焊接在第二接线槽内,第三引线的一端焊接在第三接线槽内。本实用新型能够有效提高贴片式三极管内部纵向空间的利用率,从而有效减小贴片式三极管的厚度,整体结构的可靠性高。
79
CN212485315U
电极组件及垫圈组
Grant
Publication/Patent Number: CN212485315U Publication Date: 2021-02-05 Application Number: 202020886520.8 Filing Date: 2020-05-21 Inventor: 石伟东   Assignee: 苏州庚泽新材料科技有限公司   IPC: H01L23/48 Abstract: 本申请公开了一种电极组件及垫圈组。所述电极组件包括:至少一个第一电极板,具有第一安装孔;至少一个第二电极板,具有第二安装孔,所述至少一个第一电极板与所述至少一个第二电极板间隔设置;垫圈组,所述垫圈组包括:第一垫圈,具有包括底部和突出部的T形结构,且具有贯穿所述底部和突出部的第一通孔,所述突出部用于穿过部分或全部所述第一安装孔和所述第二安装孔,至少一个第二垫圈,具有第二通孔,可拆卸地设置于所述突出部,以用于间隔所述第一电极板和所述第二电极板;固定组件,穿过所述第一通孔以固定所述至少一个第一电极板和所述至少一个第二电极板。本申请提供的电极组件和垫圈组,可以先将垫圈组装到电极板上再组装电极板,减少安装耗时。
80
US2021090947A1
SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURING THE SAME
Publication/Patent Number: US2021090947A1 Publication Date: 2021-03-25 Application Number: 16/581,018 Filing Date: 2019-09-24 Inventor: Lu, Wen-long   Assignee: Advanced Semiconductor Engineering, Inc.   IPC: H01L21/768 Abstract: A semiconductor substrate and a method of manufacturing the same are provided. The semiconductor substrate includes a dielectric layer, at least one first conductive trace, and a conductive via. The dielectric layer has a first dielectric surface and a second dielectric surface opposite to the first dielectric surface. The first conductive trace is disposed adjacent to the first dielectric surface of the dielectric layer. The conductive via is disposed adjacent to the second dielectric surface of the dielectric layer and connected to the first conductive trace, where the conductive via and the first conductive trace are connected at a first interface leveled with about a half thickness of the dielectric layer.
Total 500 pages