Country
Full text data for US,EP,CN
Type
Legal Validity
Legal Status
Filing Date
Publication Date
Inventor
Assignee
Click to expand
IPC(Section)
IPC(Class)
IPC(Subclass)
IPC(Group)
IPC(Subgroup)
Agent
Agency
Claims Number
Figures Number
Citation Number of Times
Assignee Number
No. Publication Number Title Publication/Patent Number Publication/Patent Number Publication Date Publication Date
Application Number Application Number Filing Date Filing Date
Inventor Inventor Assignee Assignee IPC IPC
1 CN106464263B
具有动态窗口长度的比较器跟踪控制方案
Valid
Publication/Patent Number: CN106464263B Publication Date: 2020-06-12 Application Number: 201580020058.5 Filing Date: 2015-04-06 Inventor: 何苦   X·赵   X·费   Assignee: 塞瑞斯逻辑公司   IPC: H03M1/34 Abstract: 一种用于模拟‑数字转换器(ADC)的比较器跟踪方案可以通过随时间改变被供电以将模拟输入信号转换成数字输出信号的比较器的数量来实施动态窗口尺寸。比较器跟踪方案例如可以被实施在耦合到ADC中的多个比较器的控制器中。例如,控制器可以确定针对ADC的窗口尺寸,并且确定针对ADC的窗口位置。控制器然后可以激活在以所述窗口位置为中心并且具有所述窗口尺寸的宽度的窗口内的ADC的比较器。控制器可以通过分析滤波器的输出来确定窗口尺寸。当滤波器输出指示快速变化的模拟输入信号时,控制器可以动态地增加ADC的窗口尺寸,这可以增加通电的比较器的数量。
2 CN110995267A
一种动态比较器、电子设备及其实现方法
Under Examination
Publication/Patent Number: CN110995267A Publication Date: 2020-04-10 Application Number: 201911086806.6 Filing Date: 2019-11-08 Inventor: 沈炎俊   吴汉明   Assignee: 芯创智(北京)微电子有限公司   IPC: H03M1/34 Abstract: 本发明涉及一种动态比较器、电子设备及其实现方法,属于动态比较器领域,所述的动态比较器包括前置放大器,第一级尾电流开关Mn0b,电容CT1,电容CT2,第二级尾电流开关Mp4,比较部件,所述前置放大器与所述比较部件由节点o1n和o1p连接。本发明采用开关和电容所构成的电荷舵结构实现动态比较器,在降低电路版图面积及功耗的同时提升了动态比较器的速度。
3 CN110838847A
一种动态比较器及其控制方法
Under Examination
Title (English): A Dynamic Comparator and Its Control Method
Publication/Patent Number: CN110838847A Publication Date: 2020-02-25 Application Number: 201911204654.5 Filing Date: 2019-11-29 Inventor: 周述   Assignee: 湖南国科微电子股份有限公司   IPC: H03M1/34 Abstract: 本申请公开了一种动态比较器及其控制方法,该动态比较器包括前级差分放大电路、后级输出电路和非交叠信号产生电路;非交叠信号产生电路的第一输出端用于输出第一时钟信号,并与前级差分放大电路中高端驱动管的控制端连接;非交叠信号产生电路的第二输出端用于输出第二时钟信号,并与前级差分放大电路中低端驱动管的控制端连接;第一时钟信号与第二时钟信号上升沿非交叠,以便令高端驱动管与低端驱动管不同时导通。本申请利用两个时钟信号的非交叠特性避免了高端驱动管与低端驱动管间的同时导通,有效避免了漏电流的产生,也同时降低了后级输出电路的反相器中NMOS管和PMOS管同时导通的时间,进一步降低了电路功耗,提高了产品经济效益。
4 CN106067822B
一种高速高精度的CMOS锁存比较器
Valid
Title (English): A high speed and high precision cmos latch comparato
Publication/Patent Number: CN106067822B Publication Date: 2020-02-18 Application Number: 201610394755.3 Filing Date: 2016-06-06 Inventor: 孙伟锋   薛尚嵘   李杰   宋慧滨   祝靖   陆生礼   时龙兴   Assignee: 东南大学   IPC: H03M1/34 Abstract: 一种高速高精度的CMOS锁存比较器,包括前置放大级、锁存比较级和推挽输出级,前置放大级将输入信号放大后输出给锁存比较级进行比较后输出给推挽输出级,将锁存比较级的输出转换为逻辑信号输出。前置放大级采用有源电流镜为负载的差动对电路结构,锁存比较级采用差分输入电路结构,推挽输出级是输出缓冲区,将锁存比较级的输出转换为逻辑信号输出。
5 CN111355492A
比较器及模拟数字转换电路
Under Examination
Publication/Patent Number: CN111355492A Publication Date: 2020-06-30 Application Number: 201811577291.5 Filing Date: 2018-12-21 Inventor: 龙远东   Assignee: 瑞昱半导体股份有限公司   IPC: H03M1/34 Abstract: 本发明涉及比较器及模拟数字转换电路。一种比较器,其适用以比较输入电压及参考电压以产生一比较结果。此比较器包括一电阻电路、一电流源电路及一晶体管开关电路。电阻电路接收输入电压中的第一及第二输入电压。电流源电路提供第一电流及第二电流,并且第一电流、第二电流及电阻电路产生参考电压。晶体管开关电路根据其输入端的第一控制电压及第二控制电压于其输出端产生比较结果。其中,电流源电路及电阻电路根据第一电流及第一输入电压产生第一控制电压,并根据第二电流及第二输入电压产生第二控制电压。
6 CN111181562A
用于宽动态范围的雪崩光电二极管电流压扩的对数标度模数转换器
Under Examination
Publication/Patent Number: CN111181562A Publication Date: 2020-05-19 Application Number: 201911065387.8 Filing Date: 2019-11-04 Inventor: 埃里克·斯蒂芬·扬   伍球忠   齐昕   Assignee: 凌力尔特科技控股有限责任公司   IPC: H03M1/34 Abstract: 电子电路包括模数转换器(ADC)电路。ADC电路包括前置放大晶体管和量化器电路。前置放大晶体管包括基极、发射极和集电极。前置放大晶体管被配置为在所述基极处接收对数变化的输入电压;并且根据参考电压与所述输入电压和所述发射极处电压之间的差值的比较,在所述集电极处产生输出电压。量化器电路可操作地耦合到前置放大晶体管,并被配置为使用由前置放大晶体管产生的输出电压为输入电压生成数字值。
7 CN111384953A
模数转换电路及其信号转换方法
Public
Publication/Patent Number: CN111384953A Publication Date: 2020-07-07 Application Number: 201911327038.9 Filing Date: 2019-12-20 Inventor: 松井彻郎   仙头圭策   江幡友彦   Assignee: 瑞萨电子株式会社   IPC: H03M1/34 Abstract: 本公开涉及模数转换电路及其信号转换方法。传统的模数转换电路具有不能抑制转换误差的问题。根据一个实施例,该模数转换电路包括电容分布类型的第一数模转换电路30、电容分布类型的第二数模转换电路31和用于比较两个数模转换电路的输出电压的比较电路32,并且在执行连续比较操作以连续改变施加到第一数模转换电路的参考电压之前,该模数转换电路生成具有与模拟输入信号的电压值相对应的数字值的中间数字值,根据中间数字值确定要施加到第二数模转换电路31的参考电压,并且然后在第二数模转换电路31的状态被保持的状态下,使用第一数模转换电路30执行连续比较操作。
8 CN111245437A
一种应用于动态比较器的亚稳率降低方法
Public
Publication/Patent Number: CN111245437A Publication Date: 2020-06-05 Application Number: 202010026749.9 Filing Date: 2020-01-10 Inventor: 黄琴   周雄   李强   Assignee: 电子科技大学   IPC: H03M1/34 Abstract: 比较器作为常见的电路模块,在模数转换器等电路系统中有着广泛的应用。比较器的功能是分辨输入信号的大小,并输出有效电平。比较器的亚稳态是指,它在两个输入端信号差别过时无法在一定的时间内得出有效的输出电平的情况。比较器的亚稳率是指其在一定输入信号范围内,比较器进入亚稳态的概率。因此,比较器的亚稳态性能对整体电路的性能有着重大的影响。本发明提出一种降低动态比较器亚稳率的电路结构,具体为使用两个完全相同的动态比较器,校准其自身失调电压,并在比较器的相同输入端加上+ΔV和‑ΔV的失调电压,以此降低两个比较器同时处于亚稳态的概率,而当其中一个比较器处于亚稳态时,两个比较器仍可输出有效电平,提高了动态比较器模块的性能。
9 CN111478703A
基于忆阻交叉阵列的处理电路及输出电流的补偿方法
Public
Publication/Patent Number: CN111478703A Publication Date: 2020-07-31 Application Number: 202010292789.8 Filing Date: 2020-04-14 Inventor: 刘海军   李智炜   李清江   朱熙   李楠   徐晖   刁节涛   陈长林   宋兵   刘森   王义楠   王伟   于红旗   步凯   王玺   Assignee: 中国人民解放军国防科技大学   IPC: H03M1/34 Abstract: 本申请提供一种基于忆阻交叉阵列的处理电路及输出电流的补偿方法,涉及交叉阵列技术领域。该处理电路包括:第一忆阻交叉阵列、n个第一转换电路、n个第一模数转换器ADC及n个第一补偿模块;第一忆阻交叉阵列的m个字线分别用于接收m个输入电压,第一忆阻交叉阵列的n个位线中每个位线连接一个第一转换电路,第一转换电路用于将第一忆阻交叉阵列中对应位线输出的模拟电流转换为模拟电压;每个第一转换电路连接一个第一ADC,每个第一ADC连接一个第一补偿模块,每个第一补偿模块用于在第一ADC将对应位线的模拟电压转换为第一数字电压后,对第一数字电压进行补偿处理。本申请提供的处理电路,可提高交叉阵列输出电流的精确性,及交叉阵列的计算性能。
10 WO2020006406A1
BATTERY CHARGING AND MEASUREMENT CIRCUIT
Publication/Patent Number: WO2020006406A1 Publication Date: 2020-01-02 Application Number: 2019039821 Filing Date: 2019-06-28 Inventor: Dake, Tuli   El, Markhi Mustapha   Ozalevli, Erhan   Bhan, Rohit   Assignee: Texas Instruments Incorporated   Texas Instruments Japan Limited   IPC: H03M1/34 Abstract: An example device comprises a digital-to-analog converter (DAC) (200) comprising first transistor (300) and second transistor (202) coupled to a first amplifier (312), the second transistor (302) coupled to a first output of the DAC (200) and to an output of the first amplifier (312), and third transistor (304.1) and fourth transistor (304.2) coupled to the first amplifier (312) and to a second output of the DAC (208), the third transistor (304.1) and fourth transistor (304.2) switchably coupled to a voltage supply (228) and to the first transistor (300). The device also comprises a first node (202) coupled to the first output of the DAC and to a resistor. The device further includes a second node (208) coupled to the second output of the DAC, and a second amplifier coupled to the second node (208) and to the first transistor (300) and switchably coupled to the third transistor (304.1) and fourth transistor (304.2). The device also comprises a comparator coupled to the first node (202).
11 CN111257626A
一种芯片内部基准电压标定方法及装置
Under Examination
Publication/Patent Number: CN111257626A Publication Date: 2020-06-09 Application Number: 202010119572.7 Filing Date: 2020-02-26 Inventor: 刘均   林琪钧   Assignee: 深圳市元征科技股份有限公司   IPC: G01R19/25 Abstract: 本申请公开了一种芯片内部基准电压标定方法及装置,该方法包括:通过AD参考源接口获取烧录装置提供的参考电压的模拟量;获取预烧录在芯片中的电压信息,电压信息包括参考电压的电压值;获取AD转换器的最大输出数字量,最大输出数字量由AD转换器的位数决定;基于参考电压的模拟量,对芯片内部的基准电压进行模数转换得到基准电压对应的数字量;根据参考电压的电压值、最大输出数字量和基准电压对应的数字量计算基准电压的电压值;存储基准电压的电压值。实施本申请实施例能够实现芯片内部基准电压的标定,减小了因芯片工艺差异性所带来的AD转换器的测量误差,减少了实施成本。
12 CN111030695A
基于模数转换的延时时间配置方法及系统
Under Examination
Publication/Patent Number: CN111030695A Publication Date: 2020-04-17 Application Number: 201911398669.X Filing Date: 2019-12-30 Inventor: 程龙   Assignee: 思瑞浦微电子科技(苏州)股份有限公司   IPC: H03M1/12 Abstract: 本发明揭示了一种基于模数转换的延时时间配置方法及系统,所述配置方法包括:S1、抽取延时链路中各节点时钟信号;S2、判断各节点时钟信号的下降沿是否在预设延时区间内,若是,则输出第一电平,该节点时钟信号的下降沿在预设延时区间内,若否,则输出第二电平,该节点时钟信号的下降沿在预设延时区间外;S3、根据预设延时时间和输出第一电平的节点数,配置不同延时时间下对应延时链路中的输出节点。本发明可以通过测试延时时间,量化分析后进行不同延时时间的配置,最大程度地优化预放大阶段和锁存阶段的时间,提高模数转换器性能。
13 US2020266811A1
COMPARATOR AND ANALOG-TO-DIGITAL CONVERTER
Publication/Patent Number: US2020266811A1 Publication Date: 2020-08-20 Application Number: 16/643,241 Filing Date: 2019-09-05 Inventor: Wang, Tangxiang   Song, Chen   Assignee: BOE TECHNOLOGY GROUP CO., LTD.   IPC: H03K5/24 Abstract: Embodiments of the present disclosure provide a comparator. The comparator includes a first current source circuit, a pre-amplifier circuit, an amplifier circuit, a comparison circuit, and an output circuit. The first current source circuit is configured to provide a first constant current to the pre-amplifier circuit. The pre-amplifier circuit is configured to amplify a first input signal into a first pre-amplified signal and amplify a second input signal into a second pre-amplified signal based on a first constant current. The amplifier circuit includes a current mirror and a load circuit. The load circuit comprises a differential diode-connected transistor. The comparison circuit is configured to compare the first amplified signal with the second amplified signal. The output circuit is configured to output a first voltage or a second voltage based on a result of the comparison.
14 US2020053310A1
ANALOG-TO-DIGITAL CONVERTER AND SOLID-STATE IMAGE SENSOR
Publication/Patent Number: US2020053310A1 Publication Date: 2020-02-13 Application Number: 16/534,835 Filing Date: 2019-08-07 Inventor: Ushinaga, Takeo   Morikawa, Yoshinao   Assignee: SHARP KABUSHIKI KAISHA   IPC: H04N5/3745 Abstract: [Object] To prevent code skipping in decoding. [Solution] Included are a low-order bit latch unit (63) that latches digital code data as a low-order bit, a high-order bit counter unit (64) that counts one or both of edges of a control signal corresponding to a reference clock, and stops counting of high-order bits, triggered by output of a comparator (62) being inverted, a low-order bit decoding signal latch unit (65) that latches a low-order bit decoding signal, and a signal processing unit (8).
15 US2020014394A1
FRONT-END RECEIVING CIRCUIT AND METHOD FOR THE SAME
Publication/Patent Number: US2020014394A1 Publication Date: 2020-01-09 Application Number: 16/397,400 Filing Date: 2019-04-29 Inventor: Lei, Liang-huan   Lin, Jian-ru   Huang, Shih-hsiung   Assignee: REALTEK SEMICONDUCTOR CORP.   IPC: H03M1/34 Abstract: A front-end receiving circuit includes a first input terminal receiving a first signal, a second input terminal receiving a second signal, a comparator, a first sampling switch, a first sampling shifting circuit and a control circuit. The first sampling switch is coupled between the first input terminal and the first comparator input terminal. The first sample shifting circuit includes a first capacitor, a first reference voltage source, and a second reference voltage source. In a sampling mode, the control circuit is configured to control the first sampling switch and the second sampling switch to be turned on, and control the first shifting switch to be turned off. In a shifting mode, the control circuit is configured to control the first sampling switch and the second sampling to be turned off, and control the first shifting switch to be turned on.
16 CN111211781A
一种基于薄膜晶体管的开关电容比较器、方法及芯片
Under Examination
Publication/Patent Number: CN111211781A Publication Date: 2020-05-29 Application Number: 202010084810.5 Filing Date: 2020-02-10 Inventor: 范厚波   陈荣盛   徐煜明   覃俣宁   李国元   Assignee: 华南理工大学   IPC: H03M1/34 Abstract: 本发明公开了一种基于薄膜晶体管的开关电容比较器、方法及芯片,其中比较器包括反相器模块、开关模块、第一电容和第二电容,所述开关模块包括第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管;所述第三薄膜晶体管的源极分别与第一薄膜晶体管的源极、第一电容的一端和第二电容的一端连接,所述第一薄膜晶体管的漏极连接参考电压,所述第二电容的另一端分别与反相器模块的输入端和第二薄膜晶体管的漏极连接,所述第二薄膜晶体管的源极与反相器模块的输出端连接。本发明采用三个薄膜晶体管作为开关,通过外部时钟信号有效地控制开关的导通和闭合,将比较器的工作过程区分为了采样过程和比较过程,提高了比较器的分辨率,可广泛应用于集成电路领域。
17 US202053310A1
ANALOG-TO-DIGITAL CONVERTER AND SOLID-STATE IMAGE SENSOR
Publication/Patent Number: US202053310A1 Publication Date: 2020-02-13 Application Number: 20/191,653 Filing Date: 2019-08-07 Inventor: Ushinaga, Takeo   Morikawa, Yoshinao   Assignee: SHARP KABUSHIKI KAISHA   IPC: H04N5/3745 Abstract: [Solution] Included are a low-order bit latch unit (63) that latches digital code data as a low-order bit, a high-order bit counter unit (64) that counts one or both of edges of a control signal corresponding to a reference clock, and stops counting of high-order bits, triggered by output of a comparator (62) being inverted, a low-order bit decoding signal latch unit (65) that latches a low-order bit decoding signal, and a signal processing unit (8).
18 US10594332B2
Front-end receiving circuit and method for the same
Publication/Patent Number: US10594332B2 Publication Date: 2020-03-17 Application Number: 16/397,400 Filing Date: 2019-04-29 Inventor: Huang, Shih-hsiung   Lin, Jian-ru   Lei, Liang-huan   Assignee: REALTEK SEMICONDUCTOR CORP.   IPC: H03M1/12 Abstract: A front-end receiving circuit includes a first input terminal receiving a first signal, a second input terminal receiving a second signal, a comparator, a first sampling switch, a first sampling shifting circuit and a control circuit. The first sampling switch is coupled between the first input terminal and the first comparator input terminal. The first sample shifting circuit includes a first capacitor, a first reference voltage source, and a second reference voltage source. In a sampling mode, the control circuit is configured to control the first sampling switch and the second sampling switch to be turned on, and control the first shifting switch to be turned off. In a shifting mode, the control circuit is configured to control the first sampling switch and the second sampling to be turned off, and control the first shifting switch to be turned on.
19 CN111082805A
模拟前端及其控制方法
Under Examination
Publication/Patent Number: CN111082805A Publication Date: 2020-04-28 Application Number: 201911422154.9 Filing Date: 2019-12-31 Inventor: 浦小飞   李曙光   徐红如   罗许喜   Assignee: 南京英锐创电子科技有限公司   IPC: H03M1/00 Abstract: 本发明涉及一种模拟前端及其控制方法。该模拟前端的控制方法,包括获取输入模拟信号,并根据输入模拟信号生成输出数字信号;判断输入模拟信号是否发生变化;以及若输入模拟信号未发生变化,则复用输出数字信号的过程。该模拟前端的控制方法,可以对模拟前端的输入模拟信号进行是否发生变化的判断,并当输入模拟信号未发生变化时复用输出数字信号。以此,即可减少模数转换器的工作次数,从而减少模拟前端的功耗。
20 CN111525926A
一种斩波频率信号产生电路
Publication/Patent Number: CN111525926A Publication Date: 2020-08-11 Application Number: 202010324895.X Filing Date: 2020-04-23 Inventor: 陈诚   张剑云   况西根   Assignee: 苏州市灵矽微系统有限公司   IPC: H03M1/12 Abstract: 本发明公开了一种斩波频率信号产生电路,其包括随机斩波频率产生电路、第一加法运算电路、第二加法运算电路、比较器、倍频电路单元、延时电路单元。该斩波频率信号产生电路可将固定频率的方波斩波频率转化为随机斩波频率,这样斩波频率就不是一个固定的频率能量,会被分散到各个频点,这样ADC基带内叠混的噪声大大降低,可以有效的提高开关电容电路采样下的斩波稳定电路的信噪比性能,使得整个模拟前端直到ADC输出的信噪比性能不会下降。